[实用新型]堆叠嵌入式封装结构有效
| 申请号： | 201821544238.0 | 申请日： | 2018-09-20 |
| 公开（公告）号： | CN208655635U | 公开（公告）日： | 2019-03-26 |
| 发明（设计）人： | 蔡亲佳 | 申请（专利权）人： | 蔡亲佳 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/538;H01L21/50 |
| 代理公司： | 苏州威世朋知识产权代理事务所(普通合伙) 32235 | 代理人： | 沈晓敏 |
| 地址： | 215000 江苏省苏州市工业园区金鸡*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型揭示了一种堆叠嵌入式封装结构，封装结构包括：封装基板，具有相对设置的基板上表面及基板下表面，封装基板具有腔室；第一芯片，设置于腔室内，第一下表面具有若干第一电极；第二芯片，设置于封装基板的上方，第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极，且部分互连结构贯穿第一芯片而导通第一电极。本实用新型利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成，提高封装基板的利用率，且将半导体芯片封装及半导体封装体同时在封装基板完成封装加工，省略了两者复杂、繁琐的标准和工艺对接，减少电子制造的流通中转，节约人力物力，可进一步降低电子产品的成本。 | ||
| 搜索关键词： | 封装基板 第一电极 嵌入式封装结构 本实用新型 第二电极 互连结构 芯片 下表面 导通 堆叠 封装 半导体芯片封装 半导体封装体 基板上表面 基板下表面 电子制造 封装结构 高度集成 人力物力 相对设置 芯片封装 多芯片 省略 腔室 电子产品 室内 贯穿 节约 流通 加工 | ||
【主权项】：
1.一种堆叠嵌入式封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；第一芯片，设置于所述腔室内，所述第一芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一下表面具有若干第一电极；第二芯片，设置于所述封装基板的上方，所述第二芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极，且部分所述互连结构贯穿所述第一芯片而导通第一电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于蔡亲佳，未经蔡亲佳许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201821544238.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种芯片紧密封装结构
- 下一篇：带有围堰的多芯片封装模块结构
- 同类专利
- 专利分类
