[实用新型]一种基于忆阻器阵列的神经网络突触觉结构有效
申请号: | 201821762448.7 | 申请日: | 2018-10-29 |
公开(公告)号: | CN208922326U | 公开(公告)日: | 2019-05-31 |
发明(设计)人: | 肖建;张健;童祎;张粮;吴锦值;洪聪 | 申请(专利权)人: | 南京邮电大学 |
主分类号: | G06N3/063 | 分类号: | G06N3/063 |
代理公司: | 南京瑞弘专利商标事务所(普通合伙) 32249 | 代理人: | 刘珊珊 |
地址: | 210003 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型提出一种基于忆阻器阵列的神经网络突触觉结构,用于连接神经网络中前一层神经元与后一层神经元;该神经网络突触觉结构包括突触阵列,突触阵列包括n*m个突触结构,每个突触结构由一个肖基特二极管和一个忆阻器件串联而成;肖基特二极管的阳极作为突触结构的输入端,肖基特二极管的阴极与忆阻器件的输入端相连,忆阻器件的输出端作为突触结构的输出端;位于同一行的m个突触结构的输入端相连,作为本行突触阵列的输入端;而位于同一列的n个突触结构的输出端相连,作为本列突触阵列的输出端;所述突触阵列共有n个输入端和m个输出端。本实用新型能够防止忆阻器电路在信息处理过程中发生多路漏电流现象;且能够根据实际输入信号的规模和特点进行扩展和改变。 | ||
搜索关键词: | 突触 输入端 神经网络 输出端 二极管 触觉 神经元 本实用新型 忆阻器阵列 信息处理过程 阴极 输出端相连 器件串联 阳极 漏电流 同一列 忆阻器 多路 电路 | ||
【主权项】:
1.一种基于忆阻器阵列的神经网络突触觉结构,其特征在于,所述神经网络突触觉结构用于连接神经网络中前一层神经元与后一层神经元;所述神经网络突触觉结构包括突触阵列,突触阵列包括n*m个突触结构,其中,n为突触阵列的行数,m为突触阵列的列数;每个突触结构由一个肖基特二极管和一个忆阻器件串联而成;同一个突触结构中,肖基特二极管的阳极作为突触结构的输入端,肖基特二极管的阴极与忆阻器件的输入端相连,忆阻器件的输出端作为突触结构的输出端;位于同一行的m个突触结构的输入端相连,作为本行突触阵列的输入端;而位于同一列的n个突触结构的输出端相连,作为本列突触阵列的输出端;所述突触阵列共有n个输入端和m个输出端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京邮电大学,未经南京邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201821762448.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种柑橘红蜘蛛统计装置
- 下一篇:一种基于智能手环的绩效管理系统