[实用新型]大数据运算加速系统有效
| 申请号： | 201821774904.X | 申请日： | 2018-10-30 |
| 公开（公告）号： | CN209149287U | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 秦强 | 申请（专利权）人： | 北京比特大陆科技有限公司 |
| 主分类号： | G06F9/302 | 分类号： | G06F9/302;G06F15/17 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 朱颖;刘芳 |
| 地址： | 100192 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型实施例提供一种大数据运算加速系统，包括2个以上运算芯片，运算芯片包括N个内核、N个数据通道和至少一个存储单元，数据通道包括发送接口和接收接口，内核和数据通道一一对应；2个以上运算芯片通过发送接口和接收接口进行连接传输数据；至少一个存储单元用于分布式存储数据。该系统中取消了芯片外接内存，将存储单元设置在ASIC芯片内部，减少了ASIC芯片从外部读取数据的时间，加快了芯片运算速度。多个ASIC芯片共享存储单元，这样不仅减少了存储单元的数量，也减少了ASIC运算芯片之间的连接线，简化了系统构造，减低了ASIC芯片的成本。同时，多个运算芯片之间采用serdes接口技术进行数据传输，提高了在多个ASIC芯片之间数据传输的速率。 | ||
| 搜索关键词： | 运算芯片 存储单元 数据通道 发送接口 加速系统 接收接口 数据传输 大数据 内核 运算 存储单元设置 共享存储单元 连接线 本实用新型 分布式存储 连接传输 系统构造 芯片运算 外接 内存 芯片 外部 | ||
【主权项】：
1.一种大数据运算加速系统，其特征在于，包括2个以上运算芯片，所述运算芯片包括N个内核core、N个数据通道(lane)和至少一个存储单元，所述数据通道(lane)包括发送接口(tx)和接收接口(rx)，所述内核core和数据通道(lane)一一对应，所述内核core通过数据通道(lane)发送和接收数据；所述2个以上运算芯片通过所述发送接口(tx)和所述接收接口(rx)进行连接传输数据；所述至少一个存储单元用于分布式存储数据，运算芯片的每个内核core能够从所在运算芯片的存储单元获取数据，也能够从其他运算芯片的存储单元获取数据；其中N为大于等于4的正整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京比特大陆科技有限公司，未经北京比特大陆科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201821774904.X/，转载请声明来源钻瓜专利网。
- 上一篇：基于网络更新FPGA和DSP程序的装置
- 下一篇：故障调试卡及服务器
