[实用新型]集成电路结构和存储器有效
| 申请号： | 201821788689.9 | 申请日： | 2018-10-31 |
| 公开（公告）号： | CN209118771U | 公开（公告）日： | 2019-07-16 |
| 发明（设计）人： | 金基镐 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10 |
| 代理公司： | 北京律智知识产权代理有限公司 11438 | 代理人： | 袁礼君;阚梓瑄 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种集成电路结构，包括DQ端口、第一区域和第二区域，第一区域位于DQ端口一侧，配置有用于写入的第一电路和用于读取的第二电路，第二区域位于第一区域的一侧，配置有用于写入的第三电路、用于读取的流水线单元和中继器。本实用新型将读写电路分区域布置，减少了芯片版图上全局数据线数量，从而减小了芯片面积和功耗；对读写数据线进行分离，减少了由连续性读取转为写入或由连续性写入转为读取时的时间间隙。 | ||
| 搜索关键词： | 读取 第一区域 写入 集成电路结构 本实用新型 电路 第二区域 读写数据线 流水线单元 全局数据线 存储器 读写电路 时间间隙 芯片版图 分区域 面积和 中继器 功耗 减小 配置 芯片 | ||
【主权项】：
1.一种集成电路结构，包括DQ端口，其特征在于，还包括：第一区域，位于所述DQ端口的一侧，配置有对应于所述DQ端口的：第一电路，用于接收输入数据，对输入数据进行双采样处理，将串行数据转换成四位并行数据，及对数据进行对齐操作；第二电路，用于增强输出数据的驱动能力，并输出数据；第二区域，位于所述第一区域的一侧，配置有对应于所述DQ端口的：第三电路，连接所述第一电路，用于将对齐后的所述四位并行数据变成八位并行数据，并增强八位并行数据的驱动能力；流水线单元，连接所述第二电路，用于批量处理所述输出数据；中继器，连接所述第三电路，还连接所述流水线单元，用于驱动所述输入数据和输出数据的长距离通信。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201821788689.9/，转载请声明来源钻瓜专利网。
