[实用新型]一种UVLO保护电路

摘要

本实用新型提供了一种UVLO保护电路，在基准电路和滤波电容之间加入一个NMOS管，利用NMOS管自身的阈值电压和基准电压之和构成UVLO的阈值电压，只有当NMOS管的栅压大于UVLO阈值电压后，电路才有输出，否则电路一直处于UVLO保护状态，电源电压通过上拉电流镜和下拉电流镜构成电流镜比较器的输出级后，由于电路上拉电流能力远大于下拉电流能力，电流镜比较级输出电压几乎接近电源端电压，该电压传输到NMOS管的栅极，从而不影响电路的PSRR值。

主权项

1.一种UVLO保护电路，其特征在于：所述UVLO保护电路，包括P沟道增强型MOS管M1、P沟道增强型MOS管M2，N沟道增强型MOS管M3‑M5，基准电路模块，滤波电容C以及输入Vcc端口和Vout端口，所述Vcc端口与外部输入电源端连接，所述Vout端口为UVLO保护电路基准输出端口；所述P沟道增强型MOS管M1源极连接输入电源Vcc端，P沟道增强型MOS管M1栅极连接P沟道增强型MOS管M2的栅极，P沟道增强型MOS管M1漏极连接自身的栅极、P沟道增强型MOS管M2的栅极；所述P沟道增强型MOS管M2源极连接输入电源Vcc端，P沟道增强型MOS管M2栅极连接P沟道增强型MOS管M1的栅极，P沟道增强型MOS管M2漏极连接N沟道增强型MOS管M4的漏极和N沟道增强型MOS管M5的栅极；所述N沟道增强型MOS管M3源极接地，N沟道增强型MOS管M3栅极连接N沟道增强型MOS管M4的栅极，N沟道增强型MOS管M3漏极连接自身的栅极和N沟道增强型MOS管M4的栅极；所述N沟道增强型MOS管M4源极接地，N沟道增强型MOS管M4栅极连接N沟道增强型MOS管M3的栅极和漏极，N沟道增强型MOS管M4的漏极连接P沟道增强型MOS管M2的漏极和N沟道增强型MOS管M5的栅极；所述P沟道增强型MOS管M1、M2构成上拉电流镜模块，N沟道增强型MOS管M3、M4构成的下拉电流镜模块，上拉电流镜模块和下拉电流镜模块共同构成电流镜比较器的输出级；所述N沟道增强型MOS管M5栅极连接P沟道增强型MOS管M2漏极和N沟道增强型MOS管M4漏极，N沟道增强型MOS管M5漏极连接基准电路输出端，N沟道增强型MOS管M5源极连接滤波电容C的正极板和整体电路输出Vout端口；所述基准电路模块输出端连接N沟道增强型MOS管M5的漏极；所述滤波电容C正极板连接N沟道增强型MOS管M5的源极，滤波电容C负极板接地；所述UVLO保护电路的工作机制为：基准电路产生的基准电压VBG和N沟道增强型MOS管M5的阈值电压VTH5之和构成UVLO的阈值电压，也就是当N沟道增强型MOS管M5的栅极电压达到UVLO的阈值电压时，N沟道增强型MOS管M5的源漏端导通，电路输出端Vout输出基准电压VBG，为了避免电源电压直接接入N沟道增强型MOS管M5的栅极对电路的PSRR影响过大，通过P沟道增强型MOS管M1和M2构成上拉电流镜电路和N沟道增强型MOS管M3和M4构成下拉电流镜，两个电流镜的输出端再进行比较，形成电流镜比较器的输出级，假定P沟道增强型MOS管M1的漏极电流为IB1，P沟道增强型MOS管M2的管子与P沟道增强型MOS管M1的个数比为m:1，N沟道增强型MOS管M3的漏极电流为IB2，N沟道增强型MOS管M2的管子与M4管的个数比为n:1，由于在电路中P沟道增强型MOS管M2的上拉电流能力大于N沟道增强型MOS管M4的下拉电流能力，用公式表达：mI_B1＞nI_B2(1)式(1)中IB1为P沟道增强型M1管的漏电流，IB2为N沟道增强型M3管的漏电流，m为P沟道增强型M2管和M1管个数比，n为N沟道增强型M4管和M3管个数比；由于N沟道增强型MOS管M2的源漏端电压VDS2很小，使得到达N沟道增强型MOS管M5的栅压接近Vcc，当输入电源电压Vcc大于P沟道增强型MOS管M2的源漏极电压VDS2和UVLO的阈值电压之和，用公示表达：V_CC＞V_DS2+V_TH5+V_BG(2)此时，整体电路达到UVLO的阈值，整个电路开始启动，Vout端输出基准电压VBG。