[实用新型]一种带隙基准电路版图结构有效
| 申请号： | 201822197636.6 | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN209674369U | 公开（公告）日： | 2019-11-22 |
| 发明（设计）人： | 安小周;申向顺;张秀娟 | 申请（专利权）人： | 西安博瑞集信电子科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 44316 深圳市科进知识产权代理事务所(普通合伙) | 代理人： | 曹卫良<国际申请>=<国际公布>=<进入 |
| 地址： | 710000 陕西省西安市高*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型属于芯片版图布局技术领域，具体涉及一种带隙基准电路版图结构，所述带隙基准电路版图自上而下包括上部、中部和下部三个部分；其中，所述上部包括第五版图区域，所述下部包括第六版图区域，所述中部包括位于左侧为第一版图区域，为于中间的第二版图区域，以及位于右侧且上下排列设置的第四版图区域和第三版图区域；通过精心设计，分设六个版图区域，将各模块合理排布在各版图区域内，在兼顾关联器件的摆放合理性之后，将深阱工艺器件完美地摆放在了一起，合理规划信号通路，优化版图的布局结构，减小版图的面积，降低芯片生产成本，减小了工艺过程中的可能误差，对版图的质量和性能的保证有了很好的实现。 | ||
| 搜索关键词： | 版图区域 带隙基准电路 减小 本实用新型 版图结构 布局技术 布局结构 工艺过程 工艺器件 关联器件 合理规划 上下排列 芯片版图 芯片生产 信号通路 地摆 排布 深阱 合理性 分设 摆放 优化 保证 | ||
【主权项】：
1.一种带隙基准电路版图结构，其特征在于，所述带隙基准电路版图自上而下包括上部、中部和下部三个部分；其中，所述上部包括第五版图区域，所述下部包括第六版图区域，所述中部包括位于左侧为第一版图区域，为于中间的第二版图区域，以及位于右侧且上下排列设置的第四版图区域和第三版图区域；/n包括深阱工艺区域，所述深阱工艺区域包括第六版图区域、第三版图区域、第一版图区域和第二版图区域的下方部分；/n所述第一版图区域和第二版图区域为敏感信号区域，所述第三版图区域和第四版图区域为噪声区，所述敏感信号区域与噪声区之间具有隔离区域。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安博瑞集信电子科技有限公司，未经西安博瑞集信电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201822197636.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于互联网的全过程管控装置
- 下一篇：一种语音控制的智能面板
