[实用新型]可编程分频器

摘要

本实用新型提供一种可编程分频器，包括第一或非门、第一与非门、第二或非门、第0位分频模块、第1位分频模块、第2位分频模块和N个第3位分频模块。具有电路结构简单的优势，采用全数字电路设计，复用性强，面积开销低，且规模非常容易扩展；可编程实现2至2^N分频值，编程范围广；采用快速预置各分频模块内部锁存器节点状态的方法进行置数，避免因输入时钟频率过高而产生的寄存器建立（setup）问题，可实现超高速分频。

主权项

1.一种可编程分频器，其特征在于，包括：第一或非门、第一与非门、第二或非门、第0位分频模块、第1位分频模块、第2位分频模块和N个第3位分频模块，N为大于等于1的正整数；所述可编程分频器的输入端CK通过串联的第一反相器和第二反相器连接所述第0位分频模块的输入端CK，所述第一反相器和第二反相器的连接结点连接所述第0位分频模块的输入端CN；所述第0位分频模块的输出端OUT构成所述可编程分频器的输出端OUT；所述第0位分频模块的输出端Q和输出端QN分别连接所述第1位分频模块的输入端CK和输入端CN；所述第1位分频模块的输出端Q和输出端QN分别连接所述第2位分频模块的输入端CK和输入端CN；所述第2位分频模块的输出端Q和输出端QN分别连接第一个所述第3位分频模块的输入端CK和输入端CN；第n个所述第3位分频模块的输出端Q和输出端QN分别连接第n+1个所述第3位分频模块的输入端CK和输入端CN，n为正整数且n∈[1，N‑1]；所述第1位分频模块的输出端Q还连接至所述第一或非门的一个输入端；所述第2位分频模块的输出端Q与第一个所述第3位分频模块的输出端Q分别连接至所述第二或非门的输入端；当所述N为大于1的奇数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个第三或非门的输入端，其中m为偶数且m∈[2，N‑1]；当所述N为大于1的偶数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个所述第三或非门的输入端，其中m为偶数且m∈[2，N‑2]，第N个所述第3位分频模块输出端Q连接一个第三反相器；所述第三或非门、第二或非门与第三反相器的输出端均连接至所述第一与非门的输入端，所述第一与非门的输出端连接所述第一或非门的另一个输入端；所述第一或非门的输出端连接所述第0位分频模块的输入端ALLZERO；所述第0位分频模块的输入端RSTN与所述第3位分频模块的输入端RSTN连接构成所述可编程分频器的输入端RSTN；所述第0位分频模块的输出端LOAD1连接所述第1位分频模块的输出端LOAD；所述第0位分频模块的输出端LOAD2、第2位分频模块的输出端LOAD和第3位分频模块的输出端LOAD连接；所述第0位分频模块的输入端CIN连接所述第1位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<0>；所述第1位分频模块的输入端CIN1连接所述第2位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<1>；所述第2位分频模块的输入端CIN1连接第一个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<2>；第M个所述第3位分频模块的输入端CIN1连接第M+1个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<M+1>，M为正整数且M∈[2，N‑1]。