[实用新型]一种基于埋SiGe的NMOS器件有效
| 申请号： | 201822242911.1 | 申请日： | 2018-12-28 |
| 公开（公告）号： | CN209216981U | 公开（公告）日： | 2019-08-06 |
| 发明（设计）人： | 刘奕晨 | 申请（专利权）人： | 深圳市瑞博兴源电子有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 深圳市世纪恒程知识产权代理事务所 44287 | 代理人： | 胡海国 |
| 地址： | 518000 广东省深圳市宝安*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种基于埋SiGe的NMOS器件，包括：半导体衬底(101)、Ge外延层(102)、SiGe层(104)、Ge沟道层(104)、源区(105)、漏区(106)、介质层(107)、栅极(108)、源极(109)和漏极(110)；其中，所述Ge外延层(102)设置于所述半导体衬底(101)上且为脊状结构；所述SiGe层(104)设置于所述Ge外延层(102)上；所述Ge沟道层(104)设置于所述Ge外延层(102)和所述SiGe层(104)上；所述栅极(108)设置于所述Ge沟道层(104)上中间位置；本实用新型提供的NMOS器件相对于传统NMOS器件，其载流子迁移率有了很大提升，在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性。 | ||
| 搜索关键词： | 外延层 沟道层 本实用新型 衬底 半导体 载流子迁移率 电流驱动 脊状结构 频率特性 介质层 减小 漏极 漏区 源极 源区 | ||
【主权项】：
1.一种基于埋SiGe的NMOS器件，其特征在于，包括：半导体衬底(101)、Ge外延层(102)、Ge沟道层(103)、SiGe层(104)、源区(105)、漏区(106)、介质层(107)、栅极(108)、源极(109)和漏极(110)；其中，所述Ge外延层(102)和所述Ge沟道层(103)依次设置于所述半导体衬底(101)上；所述栅极(108)设置于所述Ge沟道层(103)表面中间位置处；所述Ge沟道层(103)为脊状结构，所述源区(105)和所述漏区(106)设置于所述栅极(108)两侧的所述Ge沟道层(103)的凸出结构内；所述SiGe层(104)设置于所述Ge沟道层(103)的台阶上；所述介质层(107)设置于所述SiGe层(104)、所述源区(105)、所述漏区(106)和所述栅极(108)上；所述源极(109)设置于所述源区(105)上；所述漏极(110)设置于和所述漏区(106)上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市瑞博兴源电子有限公司，未经深圳市瑞博兴源电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201822242911.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
