[发明专利]三维存储器件及其制作方法有效
申请号: | 201880005353.7 | 申请日: | 2018-10-18 |
公开(公告)号: | CN110100307B | 公开(公告)日: | 2021-08-03 |
发明(设计)人: | 王鹏程;王喆 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京永新同创知识产权代理有限公司 11376 | 代理人: | 林锦辉;刘景峰 |
地址: | 430074 湖北省武汉市东湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了3D存储结构及形成方法的实施例。一种用于形成三维(3D)存储结构的方法包括在衬底上形成电介质层以及在3D存储结构的阶梯区域处、在电介质层中形成第一多个开口。方法还包括在3D存储结构的外围器件区域处、在电介质层中形成第二多个开口,以及在阶梯区域的第一多个开口中并且在外围器件区域的第二多个开口中形成至少一个硬掩模层。方法还包括使用至少一个硬掩模层蚀刻电介质层,以在相应的第一和第二多个开口的顶部部分中形成第一和第二多个过孔延伸区域。方法还包括在第一和第二多个开口中设置第一导电材料,以形成相应的第一和第二多个接触线。方法还包括在第一和第二多个过孔延伸区域中设置第二导电材料,以形成第一和第二多个接触焊盘,以及分别在第一和第二多个接触焊盘上形成第一和第二多个引线。 | ||
搜索关键词: | 三维 存储 器件 及其 制作方法 | ||
【主权项】:
1.一种用于形成三维(3D)存储结构的方法,所述方法包括:在衬底上形成电介质层;在所述3D存储结构的阶梯区域处、在所述电介质层中形成第一多个开口;在所述3D存储结构的外围器件区域处在所述电介质层中形成第二多个开口;在所述阶梯区域的所述第一多个开口中并且在所述外围器件区域的所述第二多个开口中形成至少一个硬掩模层;使用所述至少一个硬掩模层蚀刻所述电介质层,以在相应的所述第一多个开口和所述第二多个开口的顶部部分中形成第一多个过孔延伸区域和第二多个过孔延伸区域;在所述第一多个开口和所述第二多个开口中设置第一导电材料,以形成相应的第一多个接触线和第二多个接触线;在所述第一多个过孔延伸区域和所述第二多个过孔延伸区域中设置第二导电材料,以形成第一多个接触焊盘和第二多个接触焊盘;以及分别在所述第一多个接触焊盘和所述第二多个接触焊盘上形成第一多个引线和第二多个引线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201880005353.7/,转载请声明来源钻瓜专利网。
- 上一篇:通过层转移制造微发光二极管(LED)
- 下一篇:底侧具有支撑结构的半导体模块
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造