[发明专利]当停顿的写入操作发生时减少或避免来自压缩存储器系统中的未压缩高速缓冲存储器的经逐出高速缓冲存储数据的缓冲

摘要

所揭示的方面涉及当停顿的写入操作发生时减少或避免来自压缩存储器系统中的未压缩高速缓冲存储器的经逐出高速缓冲存储数据的缓冲。提供一种包含高速缓冲存储器及压缩存储器系统的基于处理器的系统。当高速缓冲存储条目从所述高速缓冲存储器逐出时，高速缓冲存储数据及与所述经逐出高速缓冲存储条目相关联的虚拟地址经提供至所述压缩存储器系统。所述压缩存储器系统读取与所述经逐出高速缓冲存储条目的所述虚拟地址相关联的元数据以确定所述压缩存储器系统中的映射至所述经逐出高速缓冲存储条目的物理地址。如果所述元数据不可获得，那么所述压缩存储器系统在所述压缩存储器系统中的新的可获得物理地址处存储所述经逐出高速缓冲存储数据而不等待所述元数据。因此，缓冲所述经逐出高速缓冲存储数据以避免或减少停顿写入操作是不必要的。

主权项

1.一种在基于处理器的系统中的压缩电路，所述压缩电路经配置以响应于高速缓冲存储器中的高速缓冲存储条目的逐出：接收所述高速缓冲存储器中的未压缩高速缓冲存储数据及与所述经逐出高速缓冲存储条目相关联的虚拟地址；将所述未压缩高速缓冲存储数据压缩成压缩大小的经压缩数据；从与同所述经逐出高速缓冲存储条目相关联的所述虚拟地址相关联的元数据高速缓冲存储器读取第一元数据，所述元数据高速缓冲存储器包括各自由虚拟地址加索引的多个元数据高速缓冲存储条目，所述多个元数据高速缓冲存储条目当中的每一元数据高速缓冲存储条目包括与压缩系统存储器中的物理地址相关联的元数据；将与同所述经逐出高速缓冲存储条目相关联的所述虚拟地址相关联的第二元数据从所述压缩系统存储器中的元数据电路读取至所述元数据高速缓冲存储器中，所述元数据电路包括各自由虚拟地址加索引的多个元数据条目，所述多个元数据条目当中的每一元数据条目包括与所述压缩系统存储器中的物理地址相关联的元数据；响应于在将所述未压缩高速缓冲存储数据压缩成所述压缩大小的所述经压缩数据之后与同所述经逐出高速缓冲存储条目相关联的所述虚拟地址相关联的所述第一元数据不能从所述元数据高速缓冲存储器获得，所述压缩电路经进一步配置以：从自由列表获得至与新物理地址相关联的存储器条目中的新存储器块的索引；及基于所述所获得的索引在所述压缩系统存储器中的所述新物理地址处的所述存储器条目处的所述新存储器块中存储所述经压缩数据；在元数据缓冲器中存储与所述新存储器块的所述新物理地址相关联的新元数据；及在与同所述压缩系统存储器中的所述元数据电路中的所述经逐出高速缓冲存储条目相关联的所述虚拟地址相关联的所述元数据条目中存储来自所述元数据缓冲器的所述新元数据。