[发明专利]包括AND-NOR或OR-NAND门和反馈路径的用于锁存数据的装置和方法在审
| 申请号： | 201880019024.8 | 申请日： | 2018-03-05 |
| 公开（公告）号： | CN110431745A | 公开（公告）日： | 2019-11-08 |
| 发明（设计）人： | 晶昌镐;D·扬;允思相 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03K3/012 | 分类号： | H03K3/012;H03K3/037;H03K19/0948;H03K19/20;H03K19/003 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 郭星 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种锁存电路(200)包括AND‑NOR门(210)、NAND门(230)和NOR门(220)。AND‑NOR门包括被配置为接收输入数据(DIN)的第一AND输入和耦合到NAND门的输出(A)的第二AND输入。AND‑NOR门包括耦合到NOR门的输出(B)的NOR输入和被配置为生成输出数据(Dout)的输出。NAND门包括耦合到AND‑NOR门的输出的第一输入和被配置为接收时钟信号(CLK)的第二输入。NOR门包括耦合到AND‑NOR门的输出的第一输入和被配置为接收互补时钟信号(CLK/)的第二输入。在前半个时钟周期期间，AND‑NOR门将数据从输入传递到输出。在后半个时钟周期期间，AND‑NOR门和NOR门的反馈配置锁存数据。 | ||
| 搜索关键词： | 耦合到 输出 配置 时钟周期 锁存数据 互补时钟信号 接收输入数据 反馈路径 接收时钟 输出数据 锁存电路 传递 反馈 | ||
【主权项】：
1.一种装置，包括：AND‑NOR门，被配置为基于输入数据信号在输出处生成输出数据信号，其中所述AND‑NOR门包括被配置为接收所述输入数据信号的第一AND输入；NAND门，包括被耦合到所述AND‑NOR门的所述输出的第一输入、被配置为接收时钟信号的第二输入、以及被耦合到所述AND‑NOR门的第二AND输入的输出；以及NOR门，包括被耦合到所述AND‑NOR门的所述输出的第一输入、被配置为接收互补时钟信号的第二输入、以及被耦合到所述AND‑NOR门的NOR输入的输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880019024.8/，转载请声明来源钻瓜专利网。
