[发明专利]用于物理蚀刻制程的减少分流的装置的后处理在审
| 申请号： | 201880023885.3 | 申请日： | 2018-03-08 |
| 公开（公告）号： | CN110546777A | 公开（公告）日： | 2019-12-06 |
| 发明（设计）人： | 王郁仁;沈冬娜;维格纳许·桑达;沙希·帕特尔 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L43/12 | 分类号： | H01L43/12 |
| 代理公司： | 72003 隆天知识产权代理有限公司 | 代理人： | 韩旭;黄艳<国际申请>=PCT/US20 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;TW |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述一种蚀刻磁通道接面(MTJ)结构的方法。提供MTJ层在底电极上。提供顶电极在MTJ堆叠上。顶电极被图案化。未被图案化顶电极覆盖的MTJ堆叠被氧化或氮化。之后，图案化MTJ堆叠以形成MTJ装置，其中任何在MTJ装置侧壁上形成的侧壁再沉积为非导电，其中一些介电层保留在底电极的水平表面上。 | ||
| 搜索关键词： | 顶电极 图案化 堆叠 底电极 侧壁 蚀刻 氮化 水平表面 磁通道 非导电 介电层 再沉积 接面 保留 覆盖 | ||
【主权项】：
1.一种蚀刻磁通道接面(MTJ)结构的方法，包括：/n提供一MTJ堆叠于一底电极上；/n提供一顶电极于上述MTJ堆叠上；/n图案化上述顶电极；/n之后氧化或氮化未被上述图案化顶电极覆盖的上述MTJ堆叠；/n之后图案化上述MTJ堆叠以形成MTJ装置，其中任何在上述MTJ装置侧壁上形成的侧壁再沉积为非导电。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880023885.3/，转载请声明来源钻瓜专利网。
