[发明专利]用于第5代(5G)新无线电接入技术(NR)的短PUCCH格式和调度请求(SR)传输有效
| 申请号： | 201880029642.0 | 申请日： | 2018-05-02 |
| 公开（公告）号： | CN110603774B | 公开（公告）日： | 2022-11-01 |
| 发明（设计）人： | 尹占平;野上智造 | 申请（专利权）人： | 夏普株式会社;鸿颖创新有限公司 |
| 主分类号： | H04L5/00 | 分类号： | H04L5/00;H04L1/08 |
| 代理公司： | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人： | 郝家欢 |
| 地址： | 日本国大*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述了一种用户设备(UE)。该UE包括处理器以及与该处理器进行电子通信的存储器。存储在该存储器中的指令是可执行的，以确定物理上行链路控制信道(PUCCH)资源和PUCCH格式。该指令还可执行以使用PUCCH格式在PUCCH资源上传输上行链路控制信息(UCI)。如果PUCCH格式为2‑符号短PUCCH，则在每个符号中使用1‑符号PUCCH结构，并且如果UCI至多2比特，则UCI使用重复的1‑符号PUCCH在两个符号中重复。如果PUCCH格式为2‑符号短PUCCH，并且如果UCI超过2比特，则联合编码UCI，并且将编码的UCI比特分布在两个符号上。 | ||
| 搜索关键词： | 用于 无线电 接入 技术 nr pucch 格式 调度 请求 sr 传输 | ||
【主权项】：
1.一种用户设备(UE)，所述用户设备包括：/n处理器；和/n存储器，所述存储器与所述处理器进行电子通信，其中可执行所述存储器中存储的指令，以：/n确定物理上行链路控制信道(PUCCH)资源和PUCCH格式；以及/n使用所述PUCCH格式在所述PUCCH资源上传输上行链路控制信息(UCI)，其中/n如果所述PUCCH格式为2-符号短PUCCH，则在每个符号中使用1-符号PUCCH结构，并且如果所述UCI至多2比特，则所述UCI使用重复的1-符号PUCCH在两个符号中重复，并且/n如果所述PUCCH格式为2-符号短PUCCH，并且如果所述UCI超过2比特，则联合编码所述UCI，并且将所述编码的UCI比特分布在两个符号上。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社;鸿颖创新有限公司，未经夏普株式会社;鸿颖创新有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880029642.0/，转载请声明来源钻瓜专利网。
