[发明专利]半导体集成电路装置有效
| 申请号： | 201880031523.9 | 申请日： | 2018-04-25 |
| 公开（公告）号： | CN110637358B | 公开（公告）日： | 2022-09-23 |
| 发明（设计）人： | 祖父江功弥 | 申请（专利权）人： | 株式会社索思未来 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L21/82;H01L27/04 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 韩丁 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 就包括多列IO单元的半导体集成电路装置而言，提供一种能够在不使面积增大的情况下避免闩锁错误的构成。半导体集成电路装置包括布置得离芯片边缘最近的IO单元列(10A)和在比IO单元列(10A)靠核心区域一侧相邻布置的IO单元列(10B)。IO单元列(10A、10B)的IO单元(10)具有在与IO单元(10)的排列方向垂直的方向上分开而设的高电源电压区域(12)和低电源电压区域(11)。IO单元列(10A、10B)布置为IO单元列(10A)的高电源电压区域(12)与IO单元列(10B)的高电源电压区域(12)彼此相向。 | ||
| 搜索关键词： | 半导体 集成电路 装置 | ||
【主权项】：
1.一种半导体集成电路装置，其特征在于：/n所述半导体集成电路装置包括芯片、核心区域以及IO区域，/n所述核心区域设在所述芯片上，/n所述IO区域设在所述芯片上且位于所述核心区域的周围，/n在所述IO区域，分别包括沿第一方向排列的多个IO单元的两列以上的IO单元列沿第二方向排列着布置，所述第一方向是沿所述芯片的外侧边延伸的方向，所述第二方向与所述第一方向垂直，/n两列以上的所述IO单元列包括第一IO单元列和第二IO单元列，/n所述第一IO单元列在两列以上的所述IO单元列中布置得离所述芯片的边缘最近，/n所述第二IO单元列以与所述第一IO单元列相邻的方式布置在比所述第一IO单元列靠所述核心区域一侧，/n所述第一IO单元列的所述IO单元和所述第二IO单元列的所述IO单元分别具有高电源电压区域和低电源电压区域，所述高电源电压区域和所述低电源电压区域在所述第二方向上分开而设，/n所述第一IO单元列及所述第二IO单元列布置为所述第一IO单元列的所述高电源电压区域与所述第二IO单元列的所述高电源电压区域彼此相向。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社索思未来，未经株式会社索思未来许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880031523.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
