[发明专利]具有逻辑三维存储器的极化编码器、通信单元、集成电路及其方法有效
| 申请号： | 201880039350.5 | 申请日： | 2018-06-12 |
| 公开（公告）号： | CN110741558B | 公开（公告）日： | 2023-08-01 |
| 发明（设计）人： | R·蒙德;M·布雷扎;钟世达;I·安德雷德;陈泰海 | 申请（专利权）人： | 交流通讯有限公司 |
| 主分类号： | H03M13/13 | 分类号： | H03M13/13;H03M13/00 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 冯薇 |
| 地址： | 英国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
描述了一种极化编码器电路。极化编码器电路包括一条或多条数据路径；以及至少一个逻辑三维3D存储器块，耦合到一条或多条数据路径并包括至少一个逻辑3D存储器块的两个或更多个随机存取存储器RAM的数量作为第一维度，其中两个或更多个RAM包括一个或多个元素的宽度作为第二维度以及一个或多个地址的深度作为第三维度，并且其中第一维度或第二维度具有尺寸 |
||
| 搜索关键词： | 具有 逻辑 三维 存储器 极化 编码器 通信 单元 集成电路 及其 方法 | ||
【主权项】：
1.一种极化编码器电路(600、1600)，其特征在于：/n一条或多条数据路径(601、1601、1602、1603)；/n至少一个逻辑三维3D存储器块(602、603、1605)，耦合到所述一条或多条数据路径(601、1601、1602、1603)并且包括逻辑3D存储器块的一个或多个随机存取存储器RAM(1107、2807)的数量作为第一维度，其中所述一个或多个RAM(1107、2807)包括一个或多个元素的宽度作为第二维度以及一个或多个地址的深度作为第三维度，并且其中第一维度或第二维度具有尺寸
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于交流通讯有限公司，未经交流通讯有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880039350.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
