[发明专利]存在时钟动态重编程时仿真时间线的压缩方法在审
| 申请号： | 201880041119.X | 申请日： | 2018-05-17 |
| 公开（公告）号： | CN110785761A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 亚历山大·拉比诺维奇;塞德里克·杰·阿尔基耶 | 申请（专利权）人： | 美商新思科技有限公司 |
| 主分类号： | G06F30/331 | 分类号： | G06F30/331;G06F30/3312;G06F30/34;G06F30/396;G06F119/12 |
| 代理公司： | 11444 北京汇思诚业知识产权代理有限公司 | 代理人： | 葛强;王刚 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 该专利的独立权利要求表示实施例的简要描述。硬件仿真系统被配置为：定义与电路设计中使用的多个设计时钟中的每一个相关联的可变延迟，根据多个可变延迟来计算压缩值，检测一个或多个可变延迟中的变化，和，响应于检测到的变化而重新计算时间压缩值。硬件仿真系统还被配置为使用设置在硬件仿真系统中的可编程电路来重新计算时间压缩，而无需停止硬件仿真系统。这样的电路可以设置在硬件仿真系统中布置的单个可编程设备中或在硬件仿真系统中布置的多个可编程设备中。本摘要无意限制权利要求的范围。 | ||
| 搜索关键词： | 硬件仿真系统 可变延迟 可编程设备 时间压缩 重新计算 可编程电路 电路设计 多个设计 检测 配置 电路 关联 压缩 响应 | ||
【主权项】：
1.一种执行电路设计的硬件仿真的方法，所述方法包括：/n定义与所述电路设计中使用的多个时钟中的每个时钟相关联的可变延迟；/n根据多个可变延迟来计算压缩值；/n检测所述可变延迟中的至少一个可变延迟中的变化；和/n响应于检测到的变化而重新计算所述压缩值。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美商新思科技有限公司，未经美商新思科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880041119.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于登记数字文档的方法和系统
- 下一篇：用于编写电子消息的系统和方法
