[发明专利]一种非易失性3D NAND存储器的纳米线栅电极及其制备方法

摘要

本发明公开了一种非易失性3D NAND存储器的纳米线栅电极及其制备方法，包括通过控制通电时间和氧化铝模板先制备好n个依次成阶梯状排列的纳米线栅电极单元，每个栅电极单元为柱状结构；所述栅电极的上表面用于连接栅层，下表面用于连接字线。本发明提供的纳米线栅电极结构呈阶梯状连接不同的超高堆叠且相对应的栅层，堆叠层中非相对应的栅层与栅电极之间通过绝缘层隔离，适用于解决超高层堆叠的非易失性3D NAND存储器栅电极占据面积过大、超深孔刻蚀和填充瓶颈及热串扰的问题，实现连接超高栅层堆叠的纳米线电极结构。

主权项

1.一种非易失性3D NAND存储器的纳米线栅电极的制备方法，其特征在于，包括下述步骤：(1)制备栅电极阵列(1.1)在已经制备好字线和位线的衬底(100)上放置多孔氧化铝模板(200)，所述多孔氧化铝模板(200)的孔与所述字线对准；(1.2)在所述多孔氧化铝模板(200)内通过电化学沉积形成n个栅电极柱，依次为第一栅电极柱(110b)、第二栅电极柱(111b)、……第n栅电极柱(11(n‑1)b)，所述第一栅电极柱(110b)、第二栅电极柱(111b)……第i栅电极柱(11(i‑1)b)……以及第n栅电极柱(11(n‑1)b)依次成阶梯状，高度由低到高；同一字线上形成m个栅电极柱，构成m*n的栅电极阵列；其中i＝3、4、……n，n为字线的数目，n、m为正整数；(1.3)通过酸性溶液腐蚀去除所述氧化铝模板(200)；(2)制备与所述第一栅电极柱(110b)连接的第一控制栅层(110a)(2.1)在所述栅电极阵列上沉积绝缘层(300)至覆盖住第n栅电极柱(11(n‑1)b)，通过CMP平整所述绝缘层(300)的上表面；(2.2)与第一字线WL0对准进行一次光刻和刻蚀，直至裸露出第一栅电极柱(110b)；(2.3)在所述裸露的第一栅电极柱(110b)的表面沉积与所述栅电极柱相同的导电材料，形成与衬底(100)表面平行且与第一栅电极柱(110b)相连的第一控制栅层(110a)；(3)制备非易失性三维半导体存储器的栅电极重复上述步骤，在第i层控制栅层制备完成后沉积绝缘材料至完全覆盖第n栅电极柱(11(n‑1)b)，与第i条字线WL(i‑1)对准进行一次光刻和刻蚀，并在裸露第i栅电极柱(11(i‑1)b)的上表面沉积相同的导电材料形成与之连接的第i控制栅层(11(i‑1)a)，形成了所述非易失性3D NAND存储器的栅电极。