[发明专利]基于FPGA的智能存储控制系统及其应用有效
申请号: | 201910007525.0 | 申请日: | 2019-01-04 |
公开(公告)号: | CN109683829B | 公开(公告)日: | 2020-10-30 |
发明(设计)人: | 洪峰;冯海泓;黄敏燕 | 申请(专利权)人: | 中国科学院声学研究所东海研究站 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 上海智信专利代理有限公司 31002 | 代理人: | 王洁;郑暄 |
地址: | 201815 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种基于FPGA的智能存储控制系统,包括FLASH主控制器;FLASH命令形成器及带记忆功能的地址生成器,用于产生跨时钟域的电平信号并自动避免越界写入;配置数据形成器,用于由写配置驱动信号驱动控制配置写入功能;自动读取配置器,用于由内部驱动信号驱动实现自动化配置读取;主数据与辅助数据形成器,用于根据乒乓操作对不等宽RAM操作实现主数据的连续存储;FLASH数据读取缓存器;多接口外发驱动模块,用于自主记录发送包数并完成既定数量的工作。本发明还涉及一种该系统在无人水下航行器及水声设备中的应用。采用了该系统及其应用,解决既有存储控制系统在水下工作时出现的问题,具有可靠性、简洁性或是智能化的特点。 | ||
搜索关键词: | 基于 fpga 智能 存储 控制系统 及其 应用 | ||
【主权项】:
1.一种基于FPGA的智能存储控制系统,其特征在于,所述的系统包括:FLASH主控制器,用于对FLASH读取、写入及擦除的物理层处理,并产生各种标志位;FLASH命令形成器及带记忆功能的地址生成器,与所述的FLASH主控制器相连接,用于产生跨时钟域的电平信号,根据当前的存储空间分配自动产生各分区写入地址,并自动避免越界写入;配置数据形成器,与所述的FLASH主控制器相连接,用于由写配置驱动信号驱动控制配置写入功能;自动读取配置器,与所述的FLASH主控制器相连接,用于由内部驱动信号驱动实现自动化配置读取;主数据与辅助数据形成器,与所述的FLASH主控制器相连接,用于根据乒乓操作对不等宽RAM操作实现主数据的连续存储;FLASH数据读取缓存器,与所述的FLASH主控制器相连接,用于缓存FLASH数据;多接口外发驱动模块,与所述的FLASH主控制器和FLASH数据读取缓存器相连接,用于自主记录发送包数并完成既定数量的工作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院声学研究所东海研究站,未经中国科学院声学研究所东海研究站许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910007525.0/,转载请声明来源钻瓜专利网。