[发明专利]NAVDAT中基于双对角线结构的LDPC信道编码方法在审
申请号: | 201910008070.4 | 申请日: | 2019-01-04 |
公开(公告)号: | CN109889207A | 公开(公告)日: | 2019-06-14 |
发明(设计)人: | 雷鸣;包晓兰;赵民建;王婵;韦逸;鞠阳 | 申请(专利权)人: | 浙江大学 |
主分类号: | H03M13/11 | 分类号: | H03M13/11;H04L1/00 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 郑海峰 |
地址: | 310058 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出了一种NAVDAT中基于双对角线结构的LDPC信道编码方法,该方法包括如下步骤:(1)在NAVDAT发送端,根据校验约束条件,计算校验矩阵母矩阵H的信息块Hs与信息位S的乘积v0,v1,...,vm‑1,并将所有v值累加计算出校验位的第一位P0;(2)根据校验矩阵母矩阵H的特征,将校验位第一位P0和H的校验块Hp第一列特殊行的值相乘,为计算剩余校验位做准备;(3)根据校验位和v之间的关系求出剩余各校验位P1,P2,...,Pm‑1;(4)将信息位和校验位组合成最终的编码序列;本发明充分利用了具有双对角线结构的校验矩阵的母矩阵的特性,利用该数学特征,可以非常有效地简化编码的复杂度,进一步提高编码效率,使其在实际应用中更具备优势。 | ||
搜索关键词: | 校验位 双对角线结构 校验矩阵 母矩阵 信道编码 校验 信息位 相乘 编码效率 编码序列 累加计算 数学特征 约束条件 发送端 复杂度 信息块 有效地 应用 | ||
【主权项】:
1.一种NAVDAT中基于双对角线结构的LDPC信道编码方法,其特征在于,具体包括如下步骤:(1.1)选用的校验母矩阵H具有双对角线的特征,将校验母矩阵H分为信息块Hs与校验块Hp两个部分,即:H=[HsHp],编码输出符号C组成的向量也分为两个部分,即C=[S P]T,其中S指的是信息位,P指的是校验位;(1.2)根据校验约束条件
令v=HsS,计算出校验矩阵信息块部分Hs与信息位S的乘积v0,v1,...,vm‑1;(1.3)令
将所有v值累加即得到编码校验位的第一位P0;(2)根据校验矩阵母矩阵的特征,将校验位第一位P0和校验子矩阵特殊行相乘,为计算剩余校验位做准备:(2.1)对于结构化矩阵做进一步的约束,将校验块Hp划分为两个子矩阵,即Hp=[HpaHpb],其中Hpa为M×1的列块矩阵,Hpb为M×(M‑1)的列块矩阵;对于Hp中第一列块矩阵Hpa规定如下:Hpa的列重为奇数,它只有三个大于或者等于0的元素,其他元素都为‑1,其中第一行和最后一行各有一个非零元素,且元素相同,以保持对称特性,而另一个非零元素可以在其他任何位置;(2.2)将校验位P0和校验矩阵Hpa中非‑1的值相乘并存储,为计算剩余校验位做准备;(3)根据校验位和v之间的关系求出剩余各校验位P1,P2,...,Pm‑1:由约束条件v=HpP,以及上一步计算出来的P0,根据公式p1=v0+c(0,0)p0,p2=v1+p1,..,pi=vi‑1+pi‑1,pi+1=(vi+p0)+pi,…,进行循环累加求出剩余的所有校验位P1,P2,...,Pm‑1;(4)将信息位和校验位组合成最终的编码序列:将信息位S放在编码序列的前k位,计算出的校验位P放在编码序列的后n‑k位得到最终的编码序列;其中,k为编码前信息位的长度,n为编码后序列的长度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910008070.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类