[发明专利]3D NAND存储器及其形成方法有效
| 申请号： | 201910011615.7 | 申请日： | 2019-01-07 |
| 公开（公告）号： | CN109742038B | 公开（公告）日： | 2020-12-11 |
| 发明（设计）人： | 袁野;任连娟;刘青松;程强 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;H01L21/67;H01L27/1157;H01L27/11578 |
| 代理公司： | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人： | 董琳;高德志 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种3D NAND存储器及其形成方法，其中所述3D NAND存储器的形成方法，通过在第一堆叠结构和第二堆叠结构之间形成中间隔离层，在依次刻蚀所述第二堆叠结构、中间隔离层和第一堆叠结构，在第二堆叠结构、中间隔离层和第一堆叠结构中形成栅极隔槽时，利用所述中间隔离层，使刻蚀中间隔离层的刻蚀速率与刻蚀第一堆叠结构的刻蚀速率保持一致，刻蚀第二堆叠结构的刻蚀速率与刻蚀第一堆叠结构的速率保持一致，从而可以防止刻蚀中间绝缘层的速率与刻蚀第一堆叠结构和第二堆叠结构刻蚀速率不同时带来的栅极隔槽的侧壁产生弯曲缺陷。 | ||
| 搜索关键词： | nand 存储器 及其 形成 方法 | ||
【主权项】：
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供衬底，所述衬底上形成有隔离层和牺牲层交替层叠的第一堆叠结构，位于第一堆叠结构上的中间隔离层，位于中间隔离层上的隔离层和牺牲层交替层叠的第二堆叠结构；依次刻蚀所述第二堆叠结构、中间隔离层和第一堆叠结构，在第二堆叠结构、中间隔离层和第一堆叠结构中形成栅极隔槽，且进行刻蚀时，利用所述中间隔离层，使刻蚀中间隔离层的刻蚀速率与刻蚀第一堆叠结构的刻蚀速率保持一致，刻蚀第二堆叠结构的刻蚀速率与刻蚀第一堆叠结构的速率保持一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910011615.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种测试基板及其制作方法、测试方法
- 下一篇：一种二极管引脚的修整切裁装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
