[发明专利]集成电路的重配置电路及其方法有效
| 申请号： | 201910023922.7 | 申请日： | 2019-01-10 |
| 公开（公告）号： | CN109740275B | 公开（公告）日： | 2023-05-16 |
| 发明（设计）人： | 仇斌 | 申请（专利权）人： | 上海安路信息科技股份有限公司 |
| 主分类号： | G06F30/39 | 分类号： | G06F30/39 |
| 代理公司： | 上海一平知识产权代理有限公司 31266 | 代理人： | 竺云;须一平 |
| 地址： | 200434 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及集成电路领域，公开了一种集成电路的重配置电路及其方法。系统进入用户模式后，用户逻辑模块根据重配置需求输出重配置信号，重配选择逻辑模块根据该重配置信号输出重配置控制信号，多路配置码流配置寄存器模块根据该重配置信号输出重配置码流的信息，闪存读取控制逻辑模块根据该重配置控制信号和该重配置码流的信息从闪存中读取重配置数据，配置逻辑模块将该重配置数据配置到该集成电路中以实现该集成电路的重配置。本申请涉及的电路和方法能够在集成电路正常工作时，根据系统需要自动选择新的配置码流重新配置该集成电路以实现新的功能，大大增加了系统设计的灵活性和多功能性。 | ||
| 搜索关键词： | 集成电路 配置 电路 及其 方法 | ||
【主权项】：
1.一种集成电路的重配置电路，其特征在于，包括：用户逻辑模块，用于根据重配置需求输出重配置信号；重配选择逻辑模块，与所述用户逻辑模块耦合，用于根据所述重配置信号输出重配置控制信号，所述重配置控制信号包括时钟和控制命令；多路配置码流配置寄存器模块，与所述重配选择逻辑模块耦合，用于根据所述重配置信号输出重配置码流的信息；闪存读取控制逻辑模块，与所述多路配置码流配置寄存器模块耦合，用于根据所述重配置控制信号和所述重配置码流的信息从闪存中读取重配置数据；配置逻辑模块，分别与所述闪存读取控制逻辑模块和所述用户逻辑模块耦合，用于将所述重配置数据配置到所述集成电路中，以实现该集成电路的重配置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海安路信息科技股份有限公司，未经上海安路信息科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910023922.7/，转载请声明来源钻瓜专利网。
- 上一篇：高精度道路地图生成方法及装置
- 下一篇：一种集成电路版图设计优化方法和系统
