[发明专利]一种非易失性存储单元、阵列及其制作方法有效
| 申请号： | 201910024107.2 | 申请日： | 2019-01-10 |
| 公开（公告）号： | CN111430351B | 公开（公告）日： | 2023-02-07 |
| 发明（设计）人： | 陈耿川 | 申请（专利权）人： | 合肥晶合集成电路股份有限公司 |
| 主分类号： | H10B41/00 | 分类号： | H10B41/00;H10B41/30 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 刘星 |
| 地址： | 230012 安徽省合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种非易失性存储单元、阵列及其制作方法，该非易失性存储单元包括衬底、浮栅结构及字线结构，其中，浮栅结构包括L型浮栅导电层，字线结构的字线介电层包括依附于浮栅水平导电部上表面的水平介电部及依附于浮栅垂直导电部侧面的垂直介电部，字线结构的字线导电层交迭于浮栅结构的部分构成字线侧墙，该字线侧墙依附于垂直介电部的侧壁与水平介电部的上表面。本发明的非易失性存储单元、阵列中，字线侧墙同时与L型浮栅导电层的垂直导电部、水平导电部相对，从而与浮栅导电层之间具有较大的相对面积，可以实现控制栅到浮栅极高的耦合比。同时，由于L型浮栅导电层的厚度很薄，可以降低结构复杂度及工艺复杂度，实现相对简单的制造工艺。 | ||
| 搜索关键词： | 一种 非易失性 存储 单元 阵列 及其 制作方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥晶合集成电路股份有限公司，未经合肥晶合集成电路股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910024107.2/，转载请声明来源钻瓜专利网。
