[发明专利]含有三维纵向存储阵列的神经网络处理器在审
| 申请号： | 201910029528.4 | 申请日： | 2019-01-13 |
| 公开（公告）号： | CN110414676A | 公开（公告）日： | 2019-11-05 |
| 发明（设计）人： | 张国飙 | 申请（专利权）人： | 杭州海存信息技术有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310051*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 神经网络处理器(100)含有多个储算单元(100aa‑100mn)，每个储算单元(100ij)含有至少一三维纵向存储（3D‑MV）阵列(170)和一神经计算电路(180)。3D‑MV阵列(170)存储突触权重，神经计算电路(180)利用突触权重进行神经计算。神经计算电路(180)位于半导体衬底(0)中，3D‑MV阵列(170)堆叠在神经计算电路(180)之上并通过多个芯片内连接(160)电耦合。 | ||
| 搜索关键词： | 神经计算 电路 神经网络处理器 权重 突触 三维 存储 存储阵列 电耦合 内连接 衬底 堆叠 半导体 芯片 | ||
【主权项】：
1.一种神经网络处理器(100)，其特征在于含有：一半导体衬底(0)；多个储算单元(100aa‑100mn)，每个储算单元(100ij)含有至少一三维纵向存储 (3D‑MV)阵列(170)和一神经计算电路(180)，所述3D‑MV阵列(170)存储至少一突触权重，所述神经计算电路(180)利用所述突触权重进行神经计算；所述神经计算电路(180)位于所述半导体衬底(0)中，所述3D‑MV阵列(170)堆叠在所述神经计算电路(180)之上并通过多个芯片内连接(160)与所述神经计算电路(180)电耦合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州海存信息技术有限公司，未经杭州海存信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910029528.4/，转载请声明来源钻瓜专利网。
