[发明专利]一种降低失调影响的低噪声带隙基准电路

摘要

一种降低失调影响的低噪声带隙基准电路，属于集成电路领域。包括电流源模块、PTAT电压产生模块和带隙基准电压产生模块，PTAT电压产生模块用于产生PTAT电压；电流源模块用于给PTAT电压产生模块中的NPN晶体管提供成比例的电流，同时给带隙基准电压产生模块中的两条支路提供成比例的电流；带隙基准电压产生模块用于利用PTAT电压产生带隙基准电压。本发明提出的带隙基准电路利用运算放大器钳位流过两个NPN晶体管的集电极电流的比例，通过电压叠加实现两个NPN晶体管的基极发射极电压差的差值，显著降低了运放输入失调电压和噪声电压到带隙基准输出电压的增益，从而降低了运放失调和噪声对输出电压的影响。

主权项

1.一种降低失调影响的低噪声带隙基准电路，其特征在于，包括电流源模块、PTAT电压产生模块和带隙基准电压产生模块，所述电流源模块包括第一PMOS管，第一PMOS管的源极连接正电源；所述PTAT电压产生模块包括运算放大器、第一NPN晶体管、第二NPN晶体管、第三电阻、第四电阻和第六电阻，第三电阻和第四电阻的阻值之比为1:M，M为正数；运算放大器的正输入端连接第一NPN晶体管的集电极并通过第三电阻后连接第一PMOS管的漏极，其负输入端连接第二NPN晶体管的集电极并通过第四电阻后连接第一PMOS管的漏极，其输出端连接第一PMOS管的栅极；第一NPN晶体管的发射极连接负电源，第二NPN晶体管的发射极作为所述带隙基准电路的输出端并通过第六电阻后连接第一NPN晶体管的发射极；所述带隙基准电压产生模块包括第一电阻、第二电阻和第五电阻，第二电阻和第五电阻的阻值之比为1:M；第一电阻和第二电阻串联并接在第一PMOS管的漏极和第一NPN晶体管的发射极之间，其串联点连接第一NPN晶体管的基极；第五电阻接在第一PMOS管的漏极和第二NPN晶体管的基极之间。