[发明专利]集成肖特基二极管的沟槽MOSFET的制备方法在审

专利信息
申请号: 201910066909.X 申请日: 2019-01-24
公开(公告)号: CN109904152A 公开(公告)日: 2019-06-18
发明(设计)人: 黄传伟 申请(专利权)人: 江苏东海半导体科技有限公司
主分类号: H01L27/02 分类号: H01L27/02;H01L27/06;H01L29/06;H01L29/78;H01L29/872
代理公司: 苏州市中南伟业知识产权代理事务所(普通合伙) 32257 代理人: 徐洋洋
地址: 214000 江苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了集成肖特基二极管的沟槽MOSFET的制备方法,该方法包括以下步骤:步骤一:沟槽构造,步骤二:导电区制备,步骤三:导电沟道设置,步骤四:肖特基结构激活,步骤五:导电引线制备。本发明提出了集成了肖特基二极管功能的功率MOSFET器件的构成实施例,虽然MOSFET结构中集成了肖特基二极管,但是通过优化结构设计和版图设计,降低了实际生产中的制造难度,提高了器件的良率水平,降低了成本,提升了器件性能。
搜索关键词: 肖特基二极管 制备 沟槽MOSFET 功率MOSFET器件 优化结构设计 版图设计 导电沟道 导电引线 沟槽构造 器件性能 导电区 肖特基 良率 激活 制造 生产
【主权项】:
1.集成肖特基二极管的沟槽MOSFET的制备方法,其特征在于:该方法包括以下步骤:步骤一:沟槽构造:在沟道器件中利用第一层掩膜版,在外延上制备若干沟槽,沟槽位于有源区中,在若干沟槽中间是MOSFET结构台面和肖特基二极管台面。步骤二:导电区制备:将步骤一中的限定台面结构的沟槽中制备MOSFET的导电区域和肖特基二极管的导电区域,利用第二层掩膜版,在限定的台面结构中选择性的制备P型导电区,利用第三层掩膜版,在限定的台面结构中选择性的制备N型导电区;步骤三:导电沟道设置:在限定区域形成导电沟道接触电极区;步骤四:肖特基结构激活:利用第四层掩膜版,在MOSFET导电区域和肖特基导电区形成导电接触电极孔,然后淀积肖特基二极管导电金属钛和氮化钛,并进行激活,形成肖特基结构;步骤五:导电引线制备:淀积金属铝层,并利用第五层掩膜版选择性刻蚀金属铝,形成导电引线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏东海半导体科技有限公司,未经江苏东海半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910066909.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top