[发明专利]基于FD-SOI工艺的二值化卷积神经网络内存内计算加速器有效

专利信息
申请号: 201910068644.7 申请日: 2019-01-24
公开(公告)号: CN109784483B 公开(公告)日: 2022-09-09
发明(设计)人: 胡绍刚;刘爽;邓阳杰;罗鑫;于奇;刘洋 申请(专利权)人: 电子科技大学
主分类号: G06N3/063 分类号: G06N3/063;G06N3/04
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 孙一峰
地址: 611731 四川省*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明属于神经网络技术领域,涉及一种基于FD‑SOI工艺的二值化卷积神经网络内存内计算加速器。本发明是利用FD‑SOI‑MOSFET的背栅电压对其阈值电压的调整来实现对数据的异或处理。将卷积神经网络的卷积核参数进行“一维化”处理并存储在存储器中,利用FD‑SOI‑MOSFET对卷积核进行异或操作实现卷积核对神经网络的卷积过程。在采用内存内计算的前提下,相比于传统的卷积过程,运用异或操作完成卷积过程在保持高精度的同时,极大地提高了对神经网络的卷积处理速度、节约了神经网络参数的存储空间、数据传输以及降低了运算功耗。
搜索关键词: 基于 fd soi 工艺 二值化 卷积 神经网络 内存 计算 加速器
【主权项】:
1.基于FD‑SOI工艺的二值化卷积神经网络内存内计算加速器,其特征在于,包括内存内计算模块、移位寄存器模块、控制器模块、检测转换模块、归一化模块和激活函数模块;其中,所述移位寄存器模块用于存储卷积神经网络输入数据且带有移位功能,移位寄存器模块的输出接内存内计算模块的输入;所述内存内计算模块用于存储卷积神经网络卷积核参数并对输入数据完成卷积处理,内存内计算模块的输出接检测转换模块的输入;所述检测转换模块用于将内存内计算模块的计算结果转换为卷积计算结果,检测转换模块的输出接归一化模块的输入;所述归一化模块用于将不同的卷积核卷积的结果按权相加,归一化模块的输出接激活函数模块的输入;所述激活函数模块用于给神经网络加入非线性因素,激活函数模块的输出分别接控制器模块和移位寄存器模块的输入;所述控制器模块用于对移位寄存器模块和内存内计算模块进行逻辑控制。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910068644.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top