[发明专利]加法器单元以及显示设备有效
| 申请号： | 201910070697.2 | 申请日： | 2019-01-25 |
| 公开（公告）号： | CN109658868B | 公开（公告）日： | 2020-11-27 |
| 发明（设计）人： | 张盛东;邱赫梓;廖聪维;郭凡;林兴武;鲁文高;张敏 | 申请（专利权）人： | 北京大学深圳研究生院 |
| 主分类号： | G09G3/3225 | 分类号： | G09G3/3225;G09G3/3291 |
| 代理公司： | 北京天驰君泰律师事务所 11592 | 代理人： | 沈超 |
| 地址： | 518071 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供了一种显示器源极驱动电路包括，加法器单元加法模块，其被配置为在时钟信号的影响下，在第一时间段中对多个输入信号进行采样；保持模块，其被配置为在所述时钟信号的影响下在第一时间段提供保持信号；以及驱动模块，其被配置为在所述第一时间段中基于所述保持信号生成第一输出信号，在第二时间段中基于所述多个输入信号的叠加信号生成第二输出信号；其中，所述多个输入信号中至少包括数据信号和补偿信号，并且第一时间段以及第二时间段为与所述时钟信号中相邻的时间段。采用本申请所提供的加法器单元的源极驱动电路能够在模拟域上对输入信号进行叠加，有效地改善了显示精度。 | ||
| 搜索关键词： | 加法器 单元 以及 显示 设备 | ||
【主权项】：
1.一种显示器源极驱动电路包括：加法器单元，包括加法模块，其被配置为在时钟信号的影响下，在第一时间段中对多个输入信号进行采样；保持模块，其被配置为在所述时钟信号的影响下在第一时间段提供保持信号；以及驱动模块，其被配置为在所述第一时间段中基于所述保持信号生成第一输出信号，在第二时间段中基于所述多个输入信号的叠加信号生成第二输出信号；其中，所述多个输入信号中至少包括数据信号和补偿信号，并且第一时间段以及第二时间段为与所述时钟信号中相邻的时间段。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院，未经北京大学深圳研究生院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910070697.2/，转载请声明来源钻瓜专利网。
- 上一篇：数据读写方法及其装置
- 下一篇：一种显示面板、驱动方法和显示装置
