[发明专利]深度学习神经网络的数据搬运电路和方法

摘要

本发明公开深度学习神经网络的数据搬运电路和方法，其中数据搬运电路包括读取控制单元、卷积核缓存单元、第一特征数据缓存单元、第二特征数据缓存单元、数据重组织单元、并行乘加阵列单元，所述读取控制单元与卷积核缓存单元、第一特征数据缓存单元、第二特征数据缓存单元连接，所述积核缓存单元与并行乘加阵列单元连接，所述第一特征数据缓存单元、第二特征数据缓存单元与数据重组织单元连接，所述数据重组织单元与并行乘加阵列单元连接；区别于现有技术，上述技术方案针对神经网络的运算规律实现有针对性的数据搬运电路,根据神经网络的运算进行针对性的数据存储，从而达到在有限带宽条件下能提高数据传输效率和神经网络运算效率。

主权项

1.深度学习神经网络的数据搬运电路，其特征在于，包括读取控制单元、卷积核缓存单元、第一特征数据缓存单元、第二特征数据缓存单元、数据重组织单元、并行乘加阵列单元，所述读取控制单元与卷积核缓存单元、第一特征数据缓存单元、第二特征数据缓存单元连接，所述积核缓存单元与并行乘加阵列单元连接，所述第一特征数据缓存单元、第二特征数据缓存单元与数据重组织单元连接，所述数据重组织单元与并行乘加阵列单元连接；读取控制单元用于从内存中读取神经网络的特征数据和卷积核数据,并将卷积核数据存储到卷积核缓存单元,以及将特征数据按照每一行存储一个特征点的连续通道数据到第一特征数据缓存单元和第二特征数据缓存单元；卷积核缓存单元用于存储卷积核数据；数据重组织单元用于从第一特征数据缓存单元和第二特征数据缓存单元读取数据并重组织为并行数据送往并行乘加阵列单元；并行乘加阵列单元用于对从数据重组织单元输入的并行特征数据和卷积核缓存单元发送的卷积核数据进行卷积乘加运算并输出运算结果。