[发明专利]单元具有本地累加功能的人工智能模块及系统芯片在审
| 申请号： | 201910103617.9 | 申请日： | 2019-02-01 |
| 公开（公告）号： | CN109919321A | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | 连荣椿;王海力;马明 | 申请（专利权）人： | 京微齐力(北京)科技有限公司 |
| 主分类号： | G06N20/00 | 分类号： | G06N20/00;G06N3/063 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100080 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理单元具有本地累加功能的人工智能AI模块及包括该AI模块的系统芯片。在实施例中，芯片电路包括AI模块，所述AI模块包括：排列成二维阵列的多个处理单元，完成乘加运算；处理单元包括使能输入端，接收使能信号，并且根据使能信号暂停或启动处理单元的操作；处理单元在控制信号的作用下，经配置对乘积进行累加；各处理单元共用同一个时钟信号进行运算。本发明实施例允许各单元对历次运算结果进行累加，可以有效减少AI模块的规模。 | ||
| 搜索关键词： | 处理单元 累加 人工智能 使能信号 系统芯片 启动处理单元 乘加运算 二维阵列 控制信号 时钟信号 芯片电路 有效减少 运算结果 输入端 使能 运算 配置 | ||
【主权项】：
1.一种芯片电路，包括人工智能AI模块，所述AI模块包括：按第一维度和第二维度排列成二维阵列的多个处理单元(PE)，各处理单元能够完成乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；处理单元在控制信号的作用下，能够对乘积进行累加；二维阵列中的各处理单元共用同一个时钟信号进行运算；第一维度和第二维度彼此垂直。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微齐力(北京)科技有限公司，未经京微齐力(北京)科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910103617.9/，转载请声明来源钻瓜专利网。
