[发明专利]三维存储器及其形成方法有效
| 申请号： | 201910113088.0 | 申请日： | 2019-02-13 |
| 公开（公告）号： | CN109801872B | 公开（公告）日： | 2020-04-10 |
| 发明（设计）人： | 张念华;孙祥烈;赵成林;向银松;李远;潘杰;万先进;封铁柱 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 骆希聪 |
| 地址： | 430205 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种形成三维存储器的方法，所述方法包括：提供衬底、多个栅极片和介电片，各栅极片和介电片具有多个通孔；在所述衬底上交替堆叠栅极片和介电片形成堆叠结构，所述栅极片和介电片在所述堆叠结构的至少一端堆叠成阶梯结构，且沿着所述衬底表面方向的栅极片之间和介电片之间形成栅线隙，各栅极片和介电片的对应的通孔对齐形成沟道孔；封闭所述沟道孔和所述栅线隙的顶端；打开所述沟道孔并填充所述沟道孔而形成沟道孔垂直结构，以及打开所述栅线隙并形成阵列共源极。 | ||
| 搜索关键词： | 三维 存储器 及其 形成 方法 | ||
【主权项】：
1.一种形成三维存储器的方法，所述方法包括：提供衬底、多个栅极片和介电片，各栅极片和介电片具有多个通孔；在所述衬底上交替堆叠栅极片和介电片形成堆叠结构，所述栅极片和介电片在所述堆叠结构的至少一端堆叠成阶梯结构，且沿着所述衬底表面方向的栅极片之间和介电片之间形成栅线隙，各栅极片和介电片的对应的通孔对齐形成沟道孔；封闭所述沟道孔和所述栅线隙的顶端；打开所述沟道孔并填充所述沟道孔而形成沟道孔垂直结构，以及打开所述栅线隙并形成阵列共源极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910113088.0/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路以及制造所述集成电路的方法
- 下一篇：一种集成电路器件及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
