[发明专利]自定义浮点数及其计算方法和硬件结构在审
| 申请号： | 201910114677.0 | 申请日： | 2019-02-14 |
| 公开（公告）号： | CN109901814A | 公开（公告）日： | 2019-06-18 |
| 发明（设计）人： | 张煜祺;刘功申 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G06F7/485 | 分类号： | G06F7/485;G06F7/487 |
| 代理公司： | 上海汉声知识产权代理有限公司 31236 | 代理人： | 庄文莉 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种具有共享指数的自定义浮点数，把基于32‑bit浮点数的神经网络模型压缩到8‑bit，大幅度压缩了模型的大小的同时降低运算操作复杂度。在自定义的浮点数运算中，采用的是整数乘法和加法运算。与32‑bit浮点数乘法相比，自定义浮点数的乘法运算节省了17倍的能量消耗，30倍芯片面积；加法运算节省28倍能量消耗，116倍芯片面积。在全连接层的网络参数中，传输到片外存储器的数据所需的内存带宽减少了4倍。自定义浮点数有助于在片上缓冲器中保持4倍以上的参数。在硬件实现中，结合8‑bit的自定义浮点数与乘法器封装结构，实现在运算单元CU上运算增快整个神经网络的运行速度和吞吐量。 | ||
| 搜索关键词： | 浮点数 自定义 加法运算 能量消耗 运算 缓冲器 神经网络模型 芯片 片外存储器 压缩 乘法运算 封装结构 内存带宽 神经网络 网络参数 硬件结构 硬件实现 运算操作 运算单元 整数乘法 乘法器 复杂度 连接层 乘法 吞吐量 传输 共享 | ||
【主权项】：
1.一种自定义浮点数，其特征在于，主要由整数部分和共享指数组成，整数部分主要由1位符号位和Z‑1位尾数位组成，Z表示整数部分的位数，共享指数是8位，共享指数的位宽和单精度浮点数相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910114677.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种浮点运算装置及方法
- 下一篇：基于阻变存储器的并行逻辑门及乘法器
