[发明专利]数据处理装置有效
| 申请号： | 201910118078.6 | 申请日： | 2019-02-15 |
| 公开（公告）号： | CN109918197B | 公开（公告）日： | 2020-02-21 |
| 发明（设计）人： | 鄢贵海;卢文岩;倪宣浩 | 申请（专利权）人： | 中科驭数（北京）科技有限公司 |
| 主分类号： | G06F9/50 | 分类号： | G06F9/50;G06F11/30;G06F16/2458 |
| 代理公司： | 北京金咨知识产权代理有限公司 11612 | 代理人： | 秦景芳 |
| 地址： | 100190 北京市海淀区科学*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种数据处理装置，该装置包括：接口模块，用于获取参数数据，并实时获取序列数据；存储模块，用于存储存取指令，并缓存获取的所述参数数据和所述序列数据；配置模块，用于获取并配置可执行程序；核心模块，包括FPGA芯片，分别与所述接口模块、所述存储模块及所述配置模块连接，用于通过所述存取指令接收缓存的所述参数数据和所述序列数据，并通过所述可执行程序实现根据接收的所述参数数据对接收的所述序列数据进行数据处理，以及输出数据处理结果；时钟模块，与所述FPGA芯片连接，包括：固定频率晶振输出单元和可编程晶振输出单元；该调节频率用于控制数据传输速率。通过上述方案能够在保证序列数据的计算效率的情况下降低功耗。 | ||
| 搜索关键词： | 数据处理 装置 | ||
【主权项】：
1.一种数据处理装置，其特征在于，包括：接口模块，用于获取参数数据，并实时获取序列数据；存储模块，用于存储存取指令，并缓存获取的所述参数数据和所述序列数据；配置模块，用于获取并配置可执行程序；核心模块，包括FPGA芯片，分别与所述接口模块、所述存储模块及所述配置模块连接，用于通过所述存取指令接收缓存的所述参数数据和所述序列数据，并通过所述可执行程序实现根据接收的所述参数数据对接收的所述序列数据进行数据处理，以及输出数据处理结果；时钟模块，与所述FPGA芯片连接，包括：至少一个固定频率晶振输出单元，用于输出固定频率；至少一个可编程晶振输出单元，用于根据所述FPGA芯片的实时功耗输出调节频率；其中，所述固定频率和所述调节频率用于控制从所述存储模块到所述FPGA芯片的数据传输速率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科驭数（北京）科技有限公司，未经中科驭数（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910118078.6/，转载请声明来源钻瓜专利网。
