[发明专利]一种用于存储器差错控制的多级译码方法和装置有效
| 申请号： | 201910122217.2 | 申请日： | 2019-02-19 |
| 公开（公告）号： | CN109935261B | 公开（公告）日： | 2021-08-31 |
| 发明（设计）人： | 马征 | 申请（专利权）人： | 西南交通大学 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/30 |
| 代理公司： | 北京集智东方知识产权代理有限公司 11578 | 代理人： | 陈亚斌;关兆辉 |
| 地址： | 610031 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于存储器差错控制的多级译码方法和装置。其中的用于存储器差错控制的多级译码装置包括：读写控制器和纠错编码迭代译码器。通过使用上述的用于存储器差错控制的多级译码方法和装置，可以减少不必要的迭代译码，降低译码的时延，提高译码吞吐率。 | ||
| 搜索关键词： | 一种 用于 存储器 差错 控制 多级 译码 方法 装置 | ||
【主权项】：
1.一种用于存储器差错控制的多级译码方法，其特征在于，该方法包括如下步骤：步骤A，读写控制器通过预设的参考电压对NAND闪存中各单元的电压值进行读取；步骤B，读写控制器根据所读取的电压值进行硬判决译码；步骤C，判断是否正确译码，如果是，则执行步骤K；否则，执行步骤D；步骤D，读写控制器根据所读取的电压值，计算得到译码软值；步骤E，将译码软值输入纠错编码迭代译码器进行一次软判决迭代译码；步骤F，在译码过程中根据参数的变化情况判断当前级的译码的收敛性，是否满足停止准则，如果是，则执行步骤I；否则，执行步骤G；步骤G，判断是否正确译码，如果是，则执行步骤K；否则，执行步骤H；步骤H，判断当前的迭代次数是否为最大迭代次数，如果是，则执行步骤I；否则，返回执行步骤E；步骤I，判断当前的参考电压级数是否为预设的最大参考电压级数，如果是，则执行步骤K；否则，执行步骤J；步骤J，将当前的参考电压的级数增加一级，再使用增加后的参考电压对NAND闪存中各单元的电压值进行读取；返回执行步骤D；步骤K，输出译码结果作为读出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西南交通大学，未经西南交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910122217.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种利用多次复用策略的平均7T1R单元电路
- 下一篇：存储器装置及其操作方法
