[发明专利]半导体存储装置有效
| 申请号： | 201910138236.4 | 申请日： | 2019-02-25 |
| 公开（公告）号： | CN110660437B | 公开（公告）日： | 2023-06-27 |
| 发明（设计）人： | 西川浩太;坪内洋;仲井健理 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/10;G11C16/24 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够提高写入动作的可靠性的半导体存储装置。实施方式的半导体存储装置具备：第1字线，配置在半导体衬底(30)的上方；第2字线，介隔绝缘层积层在第1字线上；存储柱(MH)，通过第1及第2字线，且具有半导体衬底(30)上的下部柱(LMH)、下部柱(LMH)上的上部柱(UMH)、及下部柱(LMH)与上部柱(UMH)间的接合部(JT)；位线(BL)，电连接于存储柱(MH)；及驱动器(13)，对第1及第2字线施加电压。第1字线比第2字线更靠近接合部，于在选择第2字线的写入动作时使位线(BL)升压的预充电动作中，驱动器(13)对第2字线施加电压(VCP1)，对第1字线施加高于电压(VCP1)的电压(VCP2)。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，其特征在于具备：/n衬底；/n第1字线，设置在所述衬底的上方；/n第2字线，设置在所述第1字线的上方；/n第3字线，设置在所述第2字线的上方；/n第1半导体层，具有贯通所述第1字线且设置在所述衬底的上方的第1部分、贯通所述第2及第3字线且设置在所述第1部分的上方的第2部分、及设置在所述第1部分与所述第2部分之间的接合部；/n第1位线，电连接于所述第1半导体层；/n解码器，对所述第1、第2、及第3字线施加电压；/n感测放大器，对所述第1位线施加电压；及/n控制电路，控制所述解码器及感测放大器；且/n所述控制电路在对连接于所述第3字线的存储单元晶体管的写入动作中，/n以如下方式控制所述解码器：在对所述第3字线施加编程电压之前，对所述第1位线施加第1电压，对所述第3字线施加第2电压，对所述第2字线施加高于所述第2电压的第3电压。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910138236.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置及存储器控制器
- 下一篇：快闪存储器装置及其编程方法
