[发明专利]双向可控硅静电放电保护结构及SOI结构

摘要

本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：深N型掺杂区内设置第一N型掺杂区、第一P型掺杂区、第二N型掺杂区、第二P型掺杂区和第三N型掺杂区；在第一P型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二N型重掺杂区，第二N型重掺杂区位于第一P型掺杂区和第二N型掺杂区的交界处；在第二P型掺杂区内从左到右依次设置有第三N型重掺杂区、第四N型重掺杂区和第二P型重掺杂区，第三N型重掺杂区位于第二N型掺杂区和第二P型掺杂区的交界处；第一浅槽隔离区设置于第一P型掺杂区内且位于第一P型重掺杂区和第一N型重掺杂区之间；第二浅槽隔离区设置于第二N型掺杂区内且位于第二N型重掺杂区和第三N型重掺杂区之间。

主权项

1.一种双向可控硅静电放电保护结构，其特征在于，包括P衬底、深N型掺杂区、第一N型掺杂区、第一P型掺杂区、第二N型掺杂区、第二P型掺杂区、第三N型掺杂区、第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区、第四N型重掺杂区、第二P型重掺杂区、第一引出电极、第二引出电极、第一浅槽隔离区、第二浅槽隔离区、第三浅槽隔离区、第一栅氧化层和第二栅氧化层；所述深N型掺杂区设置在所述P衬底内；在所述深N型掺杂区内从左到右依次设置所述第一N型掺杂区、所述第一P型掺杂区、所述第二N型掺杂区、所述第二P型掺杂区和所述第三N型掺杂区；在所述第一P型掺杂区内从左到右依次设置有所述第一P型重掺杂区、所述第一N型重掺杂区和所述第二N型重掺杂区，所述第二N型重掺杂区位于所述第一P型掺杂区和所述第二N型掺杂区的交界处；在所述第二P型掺杂区内从左到右依次设置有所述第三N型重掺杂区、所述第四N型重掺杂区和所述第二P型重掺杂区，所述第三N型重掺杂区位于所述第二N型掺杂区和所述第二P型掺杂区的交界处；所述第一浅槽隔离区设置于所述第一P型掺杂区内且位于所述第一P型重掺杂区和所述第一N型重掺杂区之间；所述第二浅槽隔离区设置于所述第二N型掺杂区内且位于所述第二N型重掺杂区和所述第三N型重掺杂区之间；所述第三浅槽隔离区设置于所述第二P型掺杂区内且位于所述第四N型重掺杂区和所述第二P型重掺杂区之间；所述第一栅氧化层设置在所述第一N型重掺杂区和所述第二N型重掺杂区之间的所述第一P型掺杂区的表面；所述第二栅氧化层设置在所述第三N型重掺杂区和所述第四N型重掺杂区之间的所述第二P型掺杂区的表面；所述第一引出电极的一端分别与所述第一P型重掺杂区、所述第一N型重掺杂区和所述第二栅氧化层连接；所述第二引出电极的一端分别与所述第二P型重掺杂区、所述第四N型重掺杂区和所述第一栅氧化层连接；其中，由所述第一P型重掺杂区、所述第一P型掺杂区、所述第二N型掺杂区、所述第二P型掺杂区和所述第四N型重掺杂区形成正向电流，由所述第二P型重掺杂区、所述第二P型掺杂区、所述第二N型掺杂区、所述第一P型掺杂区和所述第一N型重掺杂区形成反向电流，从而形成双向ESD。