[发明专利]半导体结构与其制作方法有效
申请号: | 201910177053.3 | 申请日: | 2019-03-08 |
公开(公告)号: | CN109950153B | 公开(公告)日: | 2022-03-04 |
发明(设计)人: | 李永亮;马雪丽;王晓磊;杨红;李超雷;王文武 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/32 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 韩建伟 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供了一种半导体结构与其制作方法。该制作方法包括;在衬底的表面上设置缺陷层,缺陷层的材料与衬底的材料不同且缺陷层中包括晶体缺陷;在缺陷层的裸露表面上设置缺陷消除层,缺陷消除层包括多个叠置的量子阱,各量子阱包括至少两个结构层,量子阱中与衬底距离最大的结构层的材料与衬底的材料不同;在缺陷消除层的裸露表面上设置包括导电沟道层的沟道结构,缺陷层的材料包括导电沟道层的材料的至少部分元素,与衬底的材料不同的结构层的材料包括导电沟道层的材料的至少部分元素。该方法使得导电沟道层在较大的厚度范围内均不会产生缺陷,从而降低了导电沟道中的缺陷的数量,进一步保证了器件具有良好的性能。 | ||
搜索关键词: | 半导体 结构 与其 制作方法 | ||
【主权项】:
1.一种半导体结构的制作方法,其特征在于,包括:在衬底的表面上设置缺陷层,所述缺陷层的材料与所述衬底的材料不同且所述缺陷层中包括晶体缺陷;在所述缺陷层的裸露表面上设置缺陷消除层,所述缺陷消除层包括多个叠置的量子阱,各所述量子阱包括至少两个结构层,所述量子阱中与所述衬底距离最大的所述结构层的材料与所述衬底的材料不同;在所述缺陷消除层的裸露表面上设置包括导电沟道层的沟道结构,所述缺陷层的材料包括所述导电沟道层的材料的至少部分元素,与所述衬底的材料不同的所述结构层的材料包括所述导电沟道层的材料的至少部分元素。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910177053.3/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其形成方法
- 下一篇:一种晶圆背面镀锡工艺及装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造