[发明专利]一种自适应的高速SAR-ADC转换时间完全利用电路及方法有效
| 申请号： | 201910195968.7 | 申请日： | 2019-03-15 |
| 公开（公告）号： | CN109905128B | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 危长明;陈良生;罗志国;李俊;夏建宝;杨楠 | 申请（专利权）人： | 上海胤祺集成电路有限公司 |
| 主分类号： | H03M1/20 | 分类号： | H03M1/20;H03M1/38 |
| 代理公司： | 上海海贝律师事务所 31301 | 代理人： | 范海燕 |
| 地址： | 201203 上海市浦东新区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开了一种自适应的高速SAR‑ADC转换时间完全利用的电路及方法，当ADC进入保持模式时，clk_vcm升高，触发器DFF1将电阻R1上一次控制位与需要调整的控制位之和，输出到当前电阻R1的控制位，保证当前的比较次数等于n；clk_vcm上升沿经过延迟后，将计数器复位；进入比较模式后，计数器对当前的比较次数计数；对于nbit带冗余的ADC，需要进行n次比较，如果前一次进行了m次比较，则当前需要的比较次数为Y |
||
| 搜索关键词： | 一种 自适应 高速 sar adc 转换 时间 完全 利用 电路 方法 | ||
【主权项】：
1.一种自适应的高速SAR‑ADC转换时间完全利用的电路，其特征在于：包括计数器、延迟模块以及触发器DFF1，所述延迟模块与所述计数器连接，所述计数器通过减法器与所述触发器DFF1连接，所述延迟模块外接时钟信号clk_vcm。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海胤祺集成电路有限公司，未经上海胤祺集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910195968.7/，转载请声明来源钻瓜专利网。
