[发明专利]用于管理级联神经网络中的存储器的方法和安排在审
| 申请号： | 201910201161.X | 申请日： | 2019-03-15 |
| 公开（公告）号： | CN110389910A | 公开（公告）日： | 2019-10-29 |
| 发明（设计）人： | B·崔;K·朴;S·卞 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/06 | 分类号： | G06F12/06;G06N3/06 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 高见;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了用于管理级联神经网络中的存储器的方法和安排。逻辑可以减小用于深度神经网络推断计算的运行时间存储器的大小。逻辑可以为神经网络的两个或更多个级确定在执行所述两个或更多个级期间同时存在的共享块分配或共享存储器块分配的计数。逻辑可以比较所述共享块分配的计数以确定所述计数中的最大计数。逻辑可以减小用于深度神经网络推断计算的推断计算时间。逻辑可以确定所述计数的共享存储器块分配中的所述共享块分配的每一个的大小，以容纳用于在执行所述级联神经网络的所述两个或更多个级期间存储在共享存储器中的数据。逻辑可以基于输入数据之间缺乏相互依赖性来确定级联神经网络的所述两个或更多个级的每级批大小。 | ||
| 搜索关键词： | 神经网络 共享存储器 分配 推断 存储器 管理级 级联 减小 共享 运行时间存储器 存储 容纳 | ||
【主权项】：
1.一种用于管理存储器资源的设备，所述设备包括：存储器；与所述存储器耦合的逻辑电路系统，用于为级联神经网络的两个或更多个级确定并发共享存储器块分配的计数，以及确定所述计数个并发共享存储器块分配中的每个共享存储器块分配的大小，以容纳用于存储在所述级联神经网络的用于推断计算的所述两个或更多个级的共享存储器中的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910201161.X/，转载请声明来源钻瓜专利网。
