[发明专利]用于具有累加的收缩点积的指令和逻辑在审
| 申请号： | 201910207919.0 | 申请日： | 2019-03-19 |
| 公开（公告）号： | CN110389783A | 公开（公告）日： | 2019-10-29 |
| 发明（设计）人： | S·马余兰;路奎元;S·帕尔;A·加吉;C·S·古拉姆;J·E·帕拉;J·顾;K·特里芬诺维奇;H·B·廖;M·B·麦克弗森;S·B·沙阿;S·马瓦哈;S·琼金斯;T·R·鲍尔;V·乔治;W·陈 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了用于具有累加的收缩点积的指令和逻辑。本文所描述的实施例提供了一种指令和相关联逻辑，以使GPGPU程序代码能够访问专用硬件逻辑从而加速点积运算。一个实施例提供了一种图形处理单元，所述图形处理单元包括用于取出指令以便执行的取出单元以及用于将所述指令解码成经解码指令的解码单元。所述经解码指令是用于使所述图形处理单元执行并行点积运算的矩阵指令。所述GPGPU还包括用于使用多个收缩层来跨一个或多个SIMD通道执行所述经解码指令的收缩点积单元，其中，为了执行所述经解码指令，在第一收缩层处计算的点积将被输出到第二收缩层，其中，每个收缩层包括一组或多组互连的乘法器与加法器，每组乘法器与加法器用于生成点积。 | ||
| 搜索关键词： | 点积 解码指令 收缩层 指令 图形处理单元 收缩 点积运算 累加 乘法器 加法器 矩阵 程序代码 关联逻辑 解码单元 取出单元 指令解码 专用硬件 互连 并行 取出 输出 申请 访问 | ||
【主权项】：
1.一种图形处理单元，包括：取出单元，用于取出用于执行的指令；解码单元，用于将所述指令解码成经解码指令，其中，所述经解码指令是用于使所述图形处理单元执行并行点积运算的矩阵指令；以及收缩点积单元，用于使用多个收缩层来跨一个或多个单指令多数据SIMD通道执行所述经解码指令的，其中，为了执行所述经解码指令，在第一收缩层处计算的点积用于被输出到第二收缩层，其中，每个收缩层包括一组或多组互连的乘法器与加法器，每组乘法器与加法器用于生成点积。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910207919.0/，转载请声明来源钻瓜专利网。
