[发明专利]一种基于FPGA的合成孔径地址码生成方法

摘要

本发明公开了基于FPGA的合成孔径地址码生成方法，用于合成孔径雷达/声呐脉冲压缩后图像数据的高速处理，利用三路合成范围计数器产生cnt_i，cnt_j，cnt_k计数值，用以驱动多路地址码生成模块；地址码生成模块通过三路计数器的驱动，利用流水线结构并行生成地址码d‑1；并使用移位寄存器进行地址码k‑i的延时，与流水线结构生成的地址码d‑1进行同步，从而达到高速的地址码生成效果；本发明可以应用于对合成孔径算法速度要求很高的场合下，进行地址码的高速并行生成。

主权项

1.一种基于FPGA的合成孔径地址码生成方法，其特征在于，包括以下步骤：S10，将地址码的生成利用FPGA并行特性分为16路，将孔径处理两侧不足孔径长度的图像与中间足够孔径长度的图像进行分别处理，形成三个大路，3*16个小路的高速并行处理结构；S20，孔径处理的合成宽度计数，三个大路中的计数器cnt_i，cnt_j，cnt_k，分别进行不同的嵌套计数：第一路中，cnt_i循环从cnt_k计数至0；cnt_j从0计数至DIS_LINE/16，为16路行数进行计数，其中cnt_j在cnt_i每完成一轮循环时改变一次；cnt_k从0计数至AL‑1，其中cnt_k在cnt_j每完成一轮循环时改变一次，对图像在完整孔径的部分之前不足孔径长度AL的孔径累加进行计数；第二路中，cnt_i循环从AL‑1计数至0；cnt_j从0计数至DIS_LINE/16，其中cnt_j在cnt_i每完成一轮循环时改变一次；cnt_k从AL计数至DIS_DOOR‑AL‑1，其中cnt_k在cnt_j每完成一轮循环时改变一次，对图像落于完整孔径大小的部分进行孔径累加计数；第三路中，cnt_i循环从DIS_DOOR‑cnt_k‑1计数至0；cnt_j从0计数至DIS_LINE/16，其中cnt_j在cnt_i每完成一轮循环时改变一次；cnt_k从DIS_DOOR‑AL计数至DIS_DOOR‑1，其中cnt_k在cnt_j每完成一轮循环时改变一次，其中，三个大路计数器中的cnt_i每完成一轮循环，即cnt_i＝0时，将各自的refresh_flag置为高电平一个周期，给出一个刷新信号，用于孔径处理，对图像在完整孔径的部分之后不足孔径长度AL的孔径累加进行计数，DIS_LINE为距离线对应行，DIS_DOOR为距离门对应列，AL为孔径长度点数；S30，生成地址码d‑1；S40，生成地址码k‑i。