[发明专利]一种记忆体结构及其制造方法在审
申请号: | 201910216042.1 | 申请日: | 2019-03-21 |
公开(公告)号: | CN109935591A | 公开(公告)日: | 2019-06-25 |
发明(设计)人: | 张明丰 | 申请(专利权)人: | 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司 |
主分类号: | H01L27/11517 | 分类号: | H01L27/11517 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 223300 江苏省淮安市淮阴区*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种记忆体结构及其制造方法,记忆体结构包含基板、在基板上的浮栅介电层、在浮栅介电层上的第一浮栅及第二浮栅、分别在第一浮栅及第二浮栅上的第一控制栅极堆叠及第二控制栅极堆叠、选择栅极介电层及覆盖选择栅极介电层的选择栅极。第一凹槽分离第一浮栅及第二浮栅,且具有第一侧壁。第二凹槽分离第一控制栅极堆叠及第二控制栅极堆叠,且具有由第一侧壁凹陷的第二侧壁。选择栅极介电层覆盖第一凹槽及第二凹槽。选择栅极的底部及顶部分别填充于第一凹槽及第二凹槽中。本发明的记忆体结构具有较大的电场,使电子更容易通过F‑N穿隧方式由浮栅抹除至选择栅极。 | ||
搜索关键词: | 浮栅 选择栅极 介电层 记忆体结构 控制栅极 堆叠 第一侧壁 基板 电场 第二侧壁 凹陷 穿隧 覆盖 抹除 填充 制造 | ||
【主权项】:
1.一种记忆体结构,其特征在于,包含:一基板;一浮栅介电层,位于该基板之上;一第一浮栅及一第二浮栅,位于该浮栅介电层之上,其中该第一浮栅及该第二浮栅通过一第一凹槽彼此分离,且该第一凹槽具有一第一侧壁;一第一控制栅极堆叠及一第二控制栅极堆叠,分别位于该第一浮栅及该第二浮栅之上,其中该第一控制栅极堆叠及该第二控制栅极堆叠通过一第二凹槽彼此分离,且该第二凹槽具有一第二侧壁由该第一凹槽的该第一侧壁凹陷;一选择栅极介电层共形地覆盖该第一凹槽及该第二凹槽;以及一选择栅极,覆盖该选择栅极介电层,其中该选择栅极具有一底部部分填充于该第一凹槽中,以及一顶部部分填充于该第二凹槽中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司,未经江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910216042.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种1T1C柔性铁电存储器及其制备方法
- 下一篇:一种存储器及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的