[发明专利]非稳态数据实时采集数据深度压缩方法

摘要

本发明涉及一种非稳态数据实时采集数据深度压缩方法，属于数据压缩技术领域，包括以下步骤：S1：初始化；S2：模数转换；S3：FPGA接收ADC的AD转换值D_I，计算中间比较变量D_R与转换值D_I的差值；S4：判断|D_R‑D_I|≤D_L，若是，重复个数n＝n+1，若否，更新D_R＝D_I，并将buff缓存器中低N位的数据取平均值后和高16‑N为一起写入外部存储器，buff缓存器清零，将D_I值写入buff缓存器的低N位，高16‑N位记录当前重复个数n；S5：buff中高16‑N位重写，低N位的数据重写，比较值D_R保持不变，重复个数n重新写到高16‑N位中；S6：重复步骤S3‑S5，直到完成采集。

主权项

1.一种非稳态数据实时采集数据压缩方法，其特征在于：基于FPGA平台和硬件描述语言，所述FPGA平台分别连接至模数转换器ADC和外部存储器，模拟信号通过信号调理电路输入所述模数转换器，包括以下步骤：S1：初始化FPGA系统参数；S2：启动ADC进行模数转换；S3：FPGA接收ADC的AD转换值D_I，并计算中间比较变量D_R与转换值D_I的差值；S4：判断|D_R‑D_I|≤D_L，若是，则认为为同一数据，重复个数n＝n+1，执行步骤S5，若否，则认为数据不同，更新D_R＝D_I，并将buff缓存器中低N位的数据取平均值后和高16‑N位一起写入外部存储器，随后buff缓存器清零，将此时的D_I值写入buff缓存器的低N位，高16‑N位记录当前重复个数n；S5：buff中高16‑N位重写，在buff空间的原16位存储字中，低N位的数据重写，为累加值，比较值D_R保持不变，重复个数n重新写到高16‑N位中，执行步骤S6；S6：重复步骤S3‑S5，直到完成采集。