[发明专利]3D存储器件及其制造方法有效
| 申请号： | 201910233011.7 | 申请日： | 2019-03-26 |
| 公开（公告）号： | CN109935594B | 公开（公告）日： | 2023-08-08 |
| 发明（设计）人： | 刘力恒;杨川;吴智鹏;许波;谢柳群;严龙翔 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H10B43/27 | 分类号： | H10B43/27;H10B41/27 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 王月玲 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：半导体衬底；栅叠层结构，位于半导体衬底上，包括交替堆叠的多个栅极导体层与多个层间绝缘层；多个沟道柱，贯穿栅叠层结构，并与半导体衬底接触；导电通道，贯穿栅叠层结构，并与半导体衬底接触；绝缘层，围绕导电通道，并将导电通道与多个栅极导体层彼此隔开；以及阻挡层，阻挡层位于栅极导体层与绝缘层之间，以将栅极导体层与绝缘层隔离。该3D存储器件采用阻挡层封闭栅极导体层的端部，从而可以避免残留的前驱气体破坏绝缘层导致栅极导体与导电通道短接。 | ||
| 搜索关键词： | 存储 器件 及其 制造 方法 | ||
【主权项】：
1.一种3D存储器件，包括：半导体衬底；栅叠层结构，位于所述半导体衬底上，包括交替堆叠的所述多个栅极导体层与多个层间绝缘层；多个沟道柱，贯穿所述栅叠层结构，并与所述半导体衬底接触；导电通道，贯穿所述栅叠层结构，并与所述半导体衬底接触；绝缘层，围绕所述导电通道，并将所述导电通道与所述多个栅极导体层彼此隔开；以及阻挡层，所述阻挡层位于所述栅极导体层与所述绝缘层之间，以将所述栅极导体层与所述绝缘层隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910233011.7/，转载请声明来源钻瓜专利网。
