[发明专利]一种预加重的调试系统及方法有效
| 申请号： | 201910253205.3 | 申请日： | 2019-03-29 |
| 公开（公告）号： | CN109936425B | 公开（公告）日： | 2022-02-08 |
| 发明（设计）人： | 江风;曾韬;孟令恒;张旭 | 申请（专利权）人： | 武汉邮电科学研究院有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;G01R31/28 |
| 代理公司： | 武汉智权专利代理事务所(特殊普通合伙) 42225 | 代理人： | 彭程程 |
| 地址： | 430074 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种预加重的调试系统及方法，涉及高速串行数据通信领域，系统包括PCB和FPGA芯片，FPGA芯片的每个发送端口均连接一个发送端射频同轴头，FPGA芯片还包括PRBS码元生成器，用于生成不同类型的PRBS码流从发送端口发出；接收端射频同轴头与各发送端射频同轴头分别通过同轴线缆连接，还连接接收端口；PRBS码元校验器校验接收端口收到的PRBS码流并计算误码率；预加重管理模块每次生成一组预加重配置参数并传送给发送端口，启动PRBS码元生成器；还用于将每次误码率与上次误码率比较，保存相同和较小的误码率及对应的预加重配置参数。本发明无需外部测试仪器，自动测试出最佳的发送端预加重参数，不增加冗余线路。 | ||
| 搜索关键词： | 一种 加重 调试 系统 方法 | ||
【主权项】：
1.一种预加重的调试系统，包括印刷线路板PCB和设置在其上的现场可编程逻辑门阵列FPGA芯片，所述FPGA芯片包括多个发送端口和一个接收端口，每个发送端口均连接一个发送端射频同轴头，其特征在于，所述FPGA芯片还包括：PRBS码元生成器，其用于生成不同类型的PRBS码流从所述发送端口发出；接收端射频同轴头，其与各发送端射频同轴头分别通过同轴线缆连接，还连接所述接收端口；PRBS码元校验器，其用于校验接收端口收到的PRBS码流，并计算误码率；预加重管理模块，其用于每次生成一组预加重配置参数并传送给至少一个发送端口，启动PRBS码元生成器；还用于将每次PRBS码元校验器的误码率与上一次误码率比较，保存相同和较小的误码率以及对应的预加重配置参数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉邮电科学研究院有限公司，未经武汉邮电科学研究院有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910253205.3/，转载请声明来源钻瓜专利网。
