[发明专利]一种基于循环优先级实现公平仲裁的仲裁电路

摘要

本发明公开了一种基于循环优先级实现公平仲裁的仲裁电路，属于集成电路技术领域，由若干个仲裁单元构成，所述仲裁单元包括优先级选择单元、请求产生单元及应答产生单元，该电路通过引入计数器，利用计数器交替产生0和1的特点，判断出了奇偶次冲突，并利用输出结果控制强制拉高或拉低以干扰RS触发器的亚稳态，使整个电路的延时降低。同时两个开关同时作用确保了电路的稳定性，双向确保了亚稳态性被干扰，不会出现结果不定的情况，极大地增强了电路的鲁棒性。整体电路减少了门级电路的个数，减少了延时模块的使用，极大地降低了功耗，减少了延迟，减少了电路面积，实现了低功耗，少延迟，面积小性能稳定的公平仲裁电路。

主权项

1.一种基于循环优先级实现公平仲裁的仲裁电路，其特征在于，由若干个仲裁单元构成，所述仲裁单元包括优先级选择单元、请求产生单元及应答产生单元；所述优先级选择单元，包括或非门构成的RS触发器及一位计数器，所述RS触发器由两个或非门构成，当输入信号和在不同时刻到来时，和分别与RS触发器的R端和S端接入，输出低电平有效的信号q0和q1；所述一位计数器由一个下降沿触发的D触发器和全加器组成，全加器的进位输入(ci)和进位输出(co)均接地，输入A端接高电平1，输入B端接D触发器的输出Q，输出端SUM接触发器D端，复位信号接入D触发器的复位端；当输入信号和在同时刻到来时，和通过一个两输入的与门后作为D触发器的时钟输入D触发器的输出端分别通过一组mos管接到RS触发器的输出q0和q1上；D触发器的输出信号Q和交替变动，控制交替产生低电平有效的q0和q1作为输出传递给应答产生单元；其中，q0有效表示该轮仲裁输入享有优先级，q1有效表示该轮仲裁输入享有优先级；所述请求产生单元，用于产生请求信号，输入信号和通过一个二输入与门产生请求信号有一个输入信号为0，便产生一个请求信号两个输入信号和都为0时，同样产生有效的请求信号所述应答产生单元根据请求产生单元产生的请求信号及优先级选择单元的输出信号q0、q1，产生应答信号或