[发明专利]边缘和深度处理硬件

摘要

本申请涉及边缘和深度处理硬件。图形处理流水线包括被布置成执行边缘测试或深度计算的硬件布置。每个硬件布置包括微图块分量硬件元件、多个像素分量硬件元件、一个或更多个子采样分量硬件元件以及最终加法和比较单元。微图块分量硬件元件使用渲染空间中图块内微图块的坐标以及乘积之和来计算第一输出。每个像素分量硬件元件使用相对于微图块的原点定义的不同像素的坐标以及乘积之和来计算不同的第二输出。子采样分量硬件元件使用相对于像素的原点定义的子采样位置的坐标以及乘积之来计算第三输出。加法器对第一输出、第二输出和第三输出的不同组合进行求和，以生成相对于图块的原点定义的不同子采样位置的输出结果。

主权项

1.一种图形处理流水线，所述图形处理流水线被布置成在渲染空间中进行渲染，其中，所述渲染空间被细分成多个图块，每个图块被细分成多个微图块，每个微图块包括像素的相同排列，并且每个像素包括一个或更多个子采样位置的排列，所述图形处理流水线包括边缘测试和/或深度计算硬件，并且其中，所述边缘测试和/或深度计算硬件包括一个或更多个硬件布置，每个硬件布置被布置成使用乘积之和来执行边缘测试或深度计算，每个硬件布置包括：微图块分量硬件元件，所述微图块分量硬件元件包括被布置成使用所述渲染空间中图块内微图块的坐标和所述乘积之和来计算第一输出的硬件逻辑；多个像素分量硬件元件，每个像素分量硬件元件包括被布置成使用相对于所述微图块的原点定义的不同像素的坐标以及所述乘积之和来计算多个第二输出之一的硬件逻辑；一个或更多个子采样分量硬件元件，每个子采样分量硬件元件包括被布置成使用相对于像素的原点定义的子采样位置的坐标以及所述乘积之和来计算第三输出的硬件逻辑；多个加法器，所述多个加法器被布置成通过针对每个输出结果组合所述第一输出、所述多个第二输出之一和第三输出的不同组合来并行生成所述乘积之和的多个输出结果。