[发明专利]半导体元件的制造方法在审
| 申请号： | 201910299931.9 | 申请日： | 2019-04-15 |
| 公开（公告）号： | CN110783403A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 张开泰;李东颖 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/06 |
| 代理公司： | 11006 北京律诚同业知识产权代理有限公司 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一半导体元件的制造方法中，蚀刻半导体基材以形成沟渠，借此沟渠定义出通道部。沉积硬罩幕层于通道部的侧壁上。非等向性地蚀刻半导体基材，以加深沟渠，借此加深的沟渠进一步定义出位于通道部与硬罩幕层下方的基部。将硬罩幕层从通道部的侧壁移除。以隔离材料填充加深的沟渠。凹入隔离材料以形成隔离结构，其中通道部凸出于隔离结构。 | ||
| 搜索关键词： | 通道部 沟渠 硬罩幕层 蚀刻 半导体基材 隔离材料 隔离结构 侧壁 加深 半导体元件 凹入 沉积 基部 移除 填充 制造 | ||
【主权项】：
1.一种半导体元件的制造方法，其特征在于，该方法包含：/n蚀刻一半导体基材，以形成一沟渠，借此该沟渠定义出一通道部；/n沉积一硬罩幕层于该通道部的多个侧壁上；/n非等向性地蚀刻该半导体基材，以加深该沟渠，借此加深的该沟渠进一步定义出位于该通道部与该硬罩幕层下方的一基部；/n将该硬罩幕层从该通道部的所述多个侧壁移除；/n以一隔离材料填充加深的该沟渠；以及/n凹入该隔离材料以形成一隔离结构，其中该通道部凸出于该隔离结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910299931.9/，转载请声明来源钻瓜专利网。
- 上一篇：高压半导体装置及其制造方法
- 下一篇：鳍状场效晶体管装置
- 同类专利
- 专利分类
