[发明专利]适用于深度学习硬件加速器的可配置精度的卷积硬件结构有效
| 申请号： | 201910310573.7 | 申请日： | 2019-04-17 |
| 公开（公告）号： | CN110458277B | 公开（公告）日： | 2021-11-16 |
| 发明（设计）人： | 沈松剑;沈沙;李毅 | 申请（专利权）人： | 上海酷芯微电子有限公司 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/063 |
| 代理公司： | 上海段和段律师事务所 31334 | 代理人： | 李佳俊;郭国中 |
| 地址： | 200082 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种适用于深度学习硬件加速器的可配置精度的卷积硬件结构，包括：第一重映射模块和第二重映射模块的输出端分别连接第一加法阵列和第二加法阵列的输入端，第一加法阵列和第二加法阵列的输出端连接多个无符号乘法单元的输入端，多个无符号乘法单元的输出端连接部分积移位相加阵列的输入端，部分积移位相加阵列的输出端连接第三重映射模块的输入端，第三重映射模块的输出端连接第三加法阵列的输入端；其中第一重映射模块、第二重映射模块和第三重映射模块根据精度选择信号选择数据通路。本发明可以动态切换计算精度，对应的神经网络的计算能力可以满足大多数应用的需求。本发明采用了流水线结构，同时复用了数据通路上的加法阵列和部分积移位加阵列，既能够达到很快的工作频率，也能够节省硬件面积。 | ||
| 搜索关键词： | 适用于 深度 学习 硬件 加速器 配置 精度 卷积 结构 | ||
【主权项】：
1.一种适用于深度学习硬件加速器的可配置精度的卷积硬件结构，其特征在于，包括：第一重映射模块、第二重映射模块、第三重映射模块、第一加法阵列、第二加法阵列、第三加法阵列、多个无符号乘法单元和部分积移位相加阵列；/n所述第一重映射模块和所述第二重映射模块的输出端分别连接所述第一加法阵列和所述第二加法阵列的输入端，所述第一加法阵列和所述第二加法阵列的输出端连接所述多个无符号乘法单元的输入端，所述多个无符号乘法单元的输出端连接所述部分积移位相加阵列的输入端，所述部分积移位相加阵列的输出端连接所述第三重映射模块的输入端，所述第三重映射模块的输出端连接所述第三加法阵列的输入端；/n其中所述第一重映射模块、所述第二重映射模块和所述第三重映射模块根据精度选择信号选择数据通路。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海酷芯微电子有限公司，未经上海酷芯微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910310573.7/，转载请声明来源钻瓜专利网。
