[发明专利]一种基于弱内存一致性的多线程确定性执行方法有效
| 申请号： | 201910320893.0 | 申请日： | 2019-04-21 |
| 公开（公告）号： | CN110083445B | 公开（公告）日： | 2023-04-25 |
| 发明（设计）人： | 王开宇;季振洲;周一豪;吴倩倩;张源悍 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | G06F9/48 | 分类号： | G06F9/48;G06F9/52 |
| 代理公司： | 北京汇捷知识产权代理事务所(普通合伙) 11531 | 代理人： | 马金华 |
| 地址： | 150006 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了基于弱内存一致性的多线程确定性执行方法。包括弱内存一致性模型，串行阶段线程并行化模块和性能指导标记模块。本方法使用TSO弱内存一致性概念，并且提出了两点创新性技术，包括串行阶段部分线程并行化技术和帮助长并行距离线程跳过同步点的性能指导标记技术。本发明可以解决现有确定性方法全局同步造成的性能下降问题，并且通过让一些并行阶段较长的线程跳过指定的同步点，有效的解决了并行阶段负载不均衡问题，使确定性技术在性能上有很大提升。 | ||
| 搜索关键词： | 一种 基于 内存 一致性 多线程 确定性 执行 方法 | ||
【主权项】：
1.一种基于弱内存一致性的多线程确定性执行方法，其特征在于：在保证多线程确定性执行的基础上，对线程实行内存隔离，延后线程向内存提交操作，采用弱内存一致性模型。串行阶段线程并行化模块，用于提升串行阶段线程并行度，让获取非互斥锁资源两组线程可以在串行阶段并行执行，缩短串行阶段耗时，提升性能。性能指导标记模块，用于通过提供一个性能指导标记，标记长并行距离的线程，在确定的位置开始，跳过指定个数的串行阶段。避免在并行阶段中，并行距离较短的线程长时间等待长并行距离的线程，造成并行阶段效率不高。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学，未经哈尔滨工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910320893.0/，转载请声明来源钻瓜专利网。
