[发明专利]基于FPGA和行输出优先的卷积神经网络实现方法、系统及装置有效
| 申请号： | 201910323955.3 | 申请日： | 2019-04-22 |
| 公开（公告）号： | CN110097174B | 公开（公告）日： | 2021-04-20 |
| 发明（设计）人： | 程军;张津锐;梅魁志;李昕;于鹤杰;常蕃;赵英海;张良;张向楠 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/063 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710049 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA和行输出优先的卷积神经网络实现方法、系统及装置，包括：初始化FPGA的可编辑资源，生成输入缓存模块、输出缓存模块、PE阵列模块和池化模块；其中，输入缓存模块包括图像缓存模块、权值缓存模块和偏置缓存模块；通过FPGA的通信模块加载待处理图像数据、权值及偏置，并存储于FPGA的内存存储器；将卷积计算分组，逐组进行卷积计算并累加，获得整个卷积计算的计算结果；获得的计算结果通过FPGA的通信模块输出。本发明采用行输出优先的分组处理方法，可根据不同卷积神经网络模型结构调整特征参数，便于硬件与软件模型的匹配；基于资源有限的FPGA，可完整实现CNN多层卷积全流程的计算。 | ||
| 搜索关键词： | 基于 fpga 输出 优先 卷积 神经网络 实现 方法 系统 装置 | ||
【主权项】：
1.一种基于FPGA和行输出优先的卷积神经网络实现方法，其特征在于，包括以下步骤：初始化FPGA的可编辑资源，生成输入缓存模块、输出缓存模块、PE阵列模块和池化模块；其中，输入缓存模块包括图像缓存模块、权值缓存模块和偏置缓存模块；通过FPGA的通信模块加载待处理图像数据、权值及偏置，并存储于FPGA的内存存储器；将卷积计算分组，逐组进行卷积计算并累加，获得整个卷积计算的计算结果；获得的计算结果通过FPGA的通信模块输出；其中，每组卷积计算包括：PE阵列模块通过图像缓存模块、权值缓存模块和输入总线，逐行从内存存储器调用图像数据和权值，逐行进行卷积计算并将各行的卷积结果累加，获得该组卷积计算的卷积结果；通过输出缓存模块存储PE阵列模块输出的中间卷积结果和该组卷积计算的卷积结果；PE阵列模块进行第Q行卷积计算时，将第Q‑1行的卷积结果反馈至PE阵列模块进行累加，直至该组卷积计算计算完毕，输出该组卷积计算的卷积结果；通过偏置缓存模块和输入总线调用偏置；将调用的偏置与输出缓存模块输出的该组卷积计算的卷积结果求和后输入池化模块，通过池化模块进行最大池化处理，获得该组卷积计算的最终卷积结果，并通过输出总线存储于FPGA的内存存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910323955.3/，转载请声明来源钻瓜专利网。
